0099]技术方案9.根据技术方案I所述的方法，在形成所述第三导线之后，还包括以下步骤:
[0100]形成模制部分，所述模制部分用于模制包括所述半导体芯片和所述第一导线、第二导线和第三导线的所述第一表面；以及
[0101]沿着所述锯线来切割所述条状基板、所述第一导线和所述模制部分。
[0102]技术方案10.—种半导体封装体，包括:
[0103]单元基板，具有形成在其第一表面上的第一连接焊盘和第二连接焊盘；
[0104]第一接地连接焊盘，形成在所述单元基板上并且与所述第一连接焊盘电耦接；
[0105]半导体芯片，被附着至所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘；
[0106]模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上；
[0107]第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部;
[0108]第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及
[0109]第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
[0110]技术方案11.根据技术方案10所述的半导体封装体，还包括:
[0111]导线，用于将所述第一连接焊盘与所述第一接地连接焊盘电耦接。
[0112]技术方案12.根据技术方案10所述的半导体封装体，其中，所述第一连接焊盘和所述第一接地连接焊盘被整体地形成。
[0113]技术方案13.根据技术方案10所述的半导体封装体，其中，至少两个第一接地连接焊盘形成在所述单元基板的所述第一表面之上。
[0114]技术方案14.根据技术方案13所述的半导体封装体，其中，两个或更多个第一接地连接焊盘与一个第一连接焊盘电耦接。
[0115]技术方案15.根据技术方案13所述的半导体封装体，其中，所述单元基板被提供具有多个所述第一连接焊盘，使得所述第一连接焊盘与多个所述第一接地连接焊盘一对一地相对应，
[0116]其中，所述第一接地连接焊盘分别与相应的所述第一连接焊盘电耦接。
[0117]技术方案16.根据技术方案10所述的半导体封装体，其中，所述单元基板包括:
[0118]第一电路布线层，形成在所述第一表面之上并且具有所述第一连接焊盘、第二连接焊盘以及所述第一接地连接焊盘；
[0119]第二电路布线层，形成在所述单元基板的与所述第一表面相对的所述第二表面之上；
[0120]第三电路布线层，形成在所述单元基板的内部中；以及
[0121]导电通孔，用于将所述第一电路布线层与所述第三电路布线层、或者将所述第二电路布线层与所述第三电路布线层通过所述第一表面或所述第二表面电耦接。
[0122]技术方案17.根据技术方案10所述的半导体封装体，其中，所述第一接合焊盘通过形成在所述半导体芯片的内部中的电路单元，与所述第二接合焊盘电耦接。
[0123]技术方案18.根据技术方案10所述的半导体封装体，其中，所述第二导线的所述第二端部穿通所述模制部分以暴露在所述模制部分的侧表面。
[0124]技术方案19.一种电子系统，包括通过总线而彼此耦接的控制器、接口、输入/输出单元以及存储器件，所述存储器件包括半导体封装体，所述半导体封装体包括:
[0125]单元基板，具有形成在其第一表面之上的第一连接焊盘和第二连接焊盘；
[0126]第一接地连接焊盘，形成在所述单元基板的所述第一表面之上并且与所述第一连接焊盘电耦接；
[0127]半导体芯片，被附着在所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘；
[0128]模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上；
[0129]第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部;
[0130]第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及
[0131]第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
【主权项】
1.一种制造半导体封装体的方法，包括以下步骤: 形成条状基板，所述条状基板包括: 多个单元基板，所述多个单元基板中的每个单元基板被提供具有在所述单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个所述单元基板通过插入锯线而彼此电隔离和物理隔离， 第一接地连接焊盘，形成在相应的所述单元基板上，所述第一接地连接焊盘中的每个与所述第一连接焊盘电耦接， 第二接地连接焊盘，形成在所述锯线上并且与所述单元基板电隔离，以及测试布线，形成在所述锯线上，所述测试布线与所述单元基板电隔离，并且与所述第二接地连接焊盘电I禹接；以及 将半导体芯片附着至相应的所述单元基板上； 形成将所述第一接地连接焊盘和所述第二接地连接焊盘电连接的第一导线； 形成将所述单元基板的所述第一连接焊盘和所述半导体芯片的第一接合焊盘电连接的第二导线；以及 形成将所述单元基板的所述第二连接焊盘和所述半导体芯片的第二接合焊盘电连接的第三导线。
2.根据权利要求1所述的方法，在形成所述条状基板之后且在将所述半导体芯片附着到相应的所述单元基板上之前，还包括以下步骤: 使用所述单元基板对形成在所述单元基板的内部中的导电通孔的电气故障进行测试。
3.根据权利要求2所述的方法，其中，测试所述导电通孔的电气故障的步骤采用将电流流入相应的所述单元基板的电路布线，并且监测所述电流是否在形成在所述基板单元的所述第一表面上的电路布线和形成在所述单元基板的第二表面上的电路布线之间流动的方式来实施。
4.根据权利要求3所述的方法，其中，将半导体芯片附着到相应的所述单元基板上的步骤通过将所述半导体芯片附着到通过所述导电通孔的所述电气故障测试的所述单元基板上，而不将所述半导体芯片附着到所述电气故障测试失败的所述单元基板上来实施。
5.根据权利要求1所述的方法，其中，形成所述第三导线包括以下步骤: 将所述导线的一个端部接合到所述第二接合焊盘上； 将所述导线的其他部分接合到所述第二连接焊盘上；以及 将导线切割。
6.根据权利要求5所述的方法，在将所述导线的一个端部结合到所述第二接合焊盘上之后，并且将所述导线的其他部分结合到所述第二连接焊盘接合上之前，还包括以下步骤: 通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线和所述第二接合焊盘之间的接合状态。
7.根据权利要求5所述的方法，在将所述导线的其他部分结合到所述第二连接焊盘上之后，且在切割所述导线之前，还包括以下步骤: 通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线和所述第二接合焊盘之间的接合状态。
8.根据权利要求5所述的方法，在将所述导线切割之后，还包括以下步骤: 通过施加穿过所述导线的电流，来监测穿过所述测试布线的所述导线的切割状态。
9.一种半导体封装体，包括: 单元基板，具有形成在其第一表面上的第一连接焊盘和第二连接焊盘； 第一接地连接焊盘，形成在所述单元基板上并且与所述第一连接焊盘电耦接； 半导体芯片，被附着至所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘； 模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上； 第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部； 第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及 第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
10.一种电子系统，包括通过总线而彼此耦接的控制器、接口、输入/输出单元以及存储器件，所述存储器件包括半导体封装体，所述半导体封装体包括: 单元基板，具有形成在其第一表面之上的第一连接焊盘和第二连接焊盘； 第一接地连接焊盘，形成在所述单元基板的所述第一表面之上并且与所述第一连接焊盘电耦接； 半导体芯片，被附着在所述单元基板的所述第一表面上，所述半导体芯片具有与所述第一连接焊盘电耦接的第一接合焊盘和与所述第二连接焊盘电耦接的第二接合焊盘； 模制部分，形成在所述单元基板的所述第一表面和所述半导体芯片之上； 第一导线，具有与所述第一接地连接焊盘电耦接的第一端部和电开路的第二端部； 第二导线，形成在所述模制部分的内部中并且将所述第一连接焊盘与所述第一接合焊盘电耦接；以及 第三导线，形成在所述模制部分的内部中并且将所述第二连接焊盘与所述第二接合焊盘电耦接。
【专利摘要】一种制造半导体封装体的方法包括以下步骤：形成条状基板，所述条状基板包括：多个单元基板、第一接地连接焊盘、第二接地连接焊盘和测试布线，其中多个单元基板中的每个单元基板被提供具有在单元基板的第一表面上的第一连接焊盘和第二连接焊盘，并且每个单元基板通过插入锯线而彼此电隔离和物理隔离，第一接地连接焊盘形成在相应的单元基板上，第一接地连接焊盘中的每个与在相应的单元基板之上的第一连接焊盘电耦接，第二接地连接焊盘形成在单元基板的第一表面上的锯线上，并且与单元基板电隔离，以及测试布线形成在锯线上，测试布线与单元基板电隔离，并且与第二接地连接焊盘电耦接；以及将半导体芯片附着到相应的单元基板上。
【IPC分类】H01L21-60, H01L23-544, H01L23-488
【公开号】CN104617000
【申请号】CN201410205880
【发明人】裵振浩, 郑冠镐, 河晟权, 金宗铉, 闵复奎, 申宰源
【申请人】爱思开海力士有限公司
【公开日】2015年5月13日
【申请日】2014年5月15日
【公告号】US20150123283