层中的外周区域形成凹部，并以填埋该凹部内的方式在上述第一半导体层上形成上述第二半导体层的基板，由此实施上述半导体基板的准备，上述外周区域为形成上述纵型MOSFET的单元区域的周边区域。在该情况下，在第一半导体层上预先形成凹部，在该凹部内也填埋第二半导体层。因此，在对第三半导体层进行平坦化研磨时，即便假设研磨到第二半导体层被除去而第一半导体层露出，在凹部内也会残留第二半导体层。因此，能够在外周区域可靠地构成降低表面电场层。
【附图说明】
[0022]本发明的上述目的及其他目的、特征、优点，通过参照附图进行下述的详细说明而变得更加明确。该附图为:
[0023]图1中，图1(a)至图1(b)是表示本发明的第一实施方式的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图；
[0024]图2中，图2(a)至图2(b)是表示接着图1(b)的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图；
[0025]图3中，图3(a)至图3(b)是表示接着图2(b)的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图；
[0026]图4中，图4(a)至图4(b)是表示本发明的第二实施方式的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0027]图5中，图5(a)至图5(b)是表示本发明的第三实施方式的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0028]图6中，图6(a)至图6(b)是表示接着图5(b)的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0029]图7中，图7(a)至图7(b)是表示接着图6(b)的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0030]图8是表示其他实施方式的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图；
[0031]图9中，图9(a)至图9 (C)是表示以往的具有SJ构造的沟槽栅极构造的纵型MOSFET的半导体装置的制造工序的截面图；
[0032]图10中，图10(a)至图10(c)是表示接着图9(c)的具有SJ构造的沟槽栅极构造的纵型MOSFET的半导体装置的制造工序的截面图；
[0033]图11中，图11(a)至图11(c)是表示本发明的第四实施方式的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图；
[0034]图12中，图12(a)和图12(b)是表示接着图11(c)的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图；
[0035]图13中，图13(a)和图13(b)是表示本发明的第五实施方式的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0036]图14中，图14(a)和图14(b)是表示本发明的第三实施方式的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0037]图15中，图15(a)和图15(b)是表示接着图14(b)的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0038]图16中，图16(a)和图16(b)是表示接着图15(b)的具有SJ构造的平面型的纵型MOSFET的半导体装置的制造工序的截面图；
[0039]图17中，图17(a)和图17(b)是表示在图16(a)所示的平坦化研磨中p—型层13以及P—型层16被除去到η -型层12露出的程度时的情况的截面图；
[0040]图18是表示其他实施方式的具有SJ构造的沟槽栅极型的纵型MOSFET的半导体装置的制造工序的截面图。
【具体实施方式】
[0041]以下，基于附图对本发明的实施方式进行说明。另外，在以下各实施方式彼此中，对于相互相同或等同的部分赋予相同符号而进行说明。
[0042](第一实施方式)
[0043]参照图1 (a)至图2 (b)对本发明的第一实施方式的半导体装置的制造方法进行说明。另外，此处，将作为SJ构造的纵型MOSFET而具备沟槽栅极型的纵型MOSFET的半导体装置为例进行说明。
[0044]〔图1(a)所示的工序〕
[0045]准备如下的半导体基板10:在作为具有表面Ila以及背面Ilb的由半导体材料构成的基板的n+型硅基板11的表面Ila上，使相当于第一半导体层的η -型层12外延生长。η+型硅基板11是作为漏极区域起作用的部分，与η _型层12相比η型杂质浓度更高。η _型层12是作为漂移层起作用并且构成PN柱中的η型柱的部分。
[0046]〔图1(b)所示的工序〕
[0047]在半导体基板10的表面侧，在n_型层12的表面上通过CVD(Chemical VaporDeposit1n:化学汽相淀积)法、热氧化等来形成氧化膜13。之后，在氧化膜13上配置未图示的抗蚀剂，经由光刻工序，在形成纵型MOSFET等而作为芯片进行利用的主区域中使抗蚀剂开口，并且在划线区域中也使抗蚀剂开口。此时，在主区域与划线区域的边界位置残留抗蚀剂。接着，进行蚀刻工序，在抗蚀剂的开口位置使氧化膜13开口。
[0048]然后，除去抗蚀剂，将氧化膜13作为掩模，进行RIE (Reactive 1n Etching:反应离子刻蚀)法、交替地反复导入02与C4F8以及SF6而反复进行底部蚀刻以及基于聚合膜的侧壁保护的BOSCH法等的各向异性蚀刻。具体而言，对η—型层12进行除去规定深度2.5?3.5 μπι程度的程度蚀刻。由此，在η_型层12的主区域形成凹部12a，由此在主区域与划线区域之间形成阶差。此外，与此同时，在划线区域形成成为在后续工序中进行掩模对准等时的对准的目标的凹部12b。并且，在主区域与划线区域的边界位置、具体而言在主区域的外缘部的至少一部分，呈凸状地残留n_型层12。之后，除去氧化膜13。
[0049]〔图2(a)所示的工序〕
[0050]再次在半导体基板10的表面侧，以覆盖n_型层12的方式通过CVD法、热氧化等以0.2?0.3 μπι的厚度形成氧化膜14。之后，在氧化膜14上配置未图示的抗蚀剂，经由光刻工序在沟槽形成预定位置使抗蚀剂开口并且在该开口位置使氧化膜14开口。然后，除去抗蚀剂，将氧化膜14作为掩模，进行RIE、B0SCH法等的各向异性蚀刻。具体而言，在凹部12a内，以规定深度、例如与η—型层12的厚度相等或者比其浅若干地对η—型层12进行蚀刻。由此，在η—型层12的所期望位置形成SJ构造形成用的例如成为条纹状的沟槽15。
[0051]〔图2(b)所示的工序〕
[0052]使氧化膜14中的形成在从沟槽15离开的位置的部分残留，将配置于沟槽15的开口部周边的部分、具体而言是形成于凹部12a内的部分除去。
[0053]例如，在氧化膜14上再次配置抗蚀剂之后，在半导体基板10中的形成纵型MOSFET等而作为芯片进行利用的主区域中使抗蚀剂开口。然后，在由抗蚀剂覆盖了形成对准的目标的区域且是在进行切割时被切断的划线区域的状态下进行蚀刻，由此对氧化膜14进行图案形成。或者，通过进行氢退火，使氧化膜14中的形成于沟槽15的开口部周边的部分后退。例如，在10.6kPa(SOTorr)以下的减压气氛中，进行温度为1100°C时间为10分钟的氢退火、温度为1170°C时间为2分钟的氢退火，由此能够除去氧化膜14中的沟槽15的开口部周边部分。
[0054]之后，在半导体基板10的表面侧，在包括凹部12a以及沟槽15内的n_型层12的表面上，例如以P型杂质浓度成为2X 115?5X10 15CnT3的方式，使相当于第二半导体层的P_型层16外延生长。此时，成为凹部12a以及各沟槽15内被完全地填埋、并且在η _型层12上也形成Ρ_型层16的过外延生长，例如在η _型层12上以5?7 μ m程度的厚度形成ρ _型层16。
[0055]〔图3(a)所示的工序〕
[0056]首先，通过CMP(Chemical Mechanical Polishing:化学机械抛光)等的表面的平坦化研磨，除去P_型层16中的比氧化膜14更从半导体基板10突出的部分、即从形成于η—型层12的凹部12a以外的凸状部分突出的部分。此时，能够将与作为研磨对象的P —型层16不同的氧化膜14作为终点检测用的止挡件，因此能够使平坦化研磨高精度地停止。
[0057]接着，对氧化膜14进行蚀刻。由此，在划线区域、主区域中的划线区域的附近除去氧化膜14，在露出的η—型层12与ρ -型层16之间形成阶差。因此，通过再次进行基于CMP等的表面的平坦化研磨，而以该阶差消失的方式对η_型层12以及ρ_型层16进行平坦化研磨。由此，由Ρ_型层16中的形成于沟槽15内的部分构成SJ构造中的ρ型柱、并且在SJ构造上也同时形成有P—型层16的构造完成。
[0058]另外，在该表面平坦化时，成为η_型层12以及ρ _型层16这种相同半导体材料(硅)的研磨加工，因此不存在表面平坦化的止挡件。但是，由于氧化膜14的膜厚为0.2?
0.3 μ m、非常薄，因此即便不存在止挡件，仅通过时间控制等也能够没有较大偏差地进行平坦化研磨。此外，由于并不是进行PN柱的表面和p_型层16的构造间的处理，所以即便假设存在一些偏差，半导体装置的耐压也不会产生较大偏差。
[0059]〔图3(b)所示的工序〕
[0060]关于之后的工序，与以往相同，例如进行以下的制造工序。即，对构成η型柱的η_型层12上的ρ -型层16的表层部离子注入ρ型杂质而形成ρ _型通道层17。此外，对ρ _型通道层17的表层部离子注入η型杂质而形成η+型源极区域18。此时，根据需要，对在主区域的外缘部以凸状残留的部分也离子注入η型杂质而形成η+型层27，由此能够实现与η_型层12的导通，通过该η+型层27能够将η—型层12固定在规定电位。
[0061]如此，通过在主区域的外缘部残留凸部，并形成η+型层27而进行电位固定，由此能够在外周区域确保所期望的耐压。即，假设在不存在该凸部的构造的情况下，不能够固定η—型层12的表面侧的电位，而不能够确保所期望的耐压。
[0062]此外，通过以p—型通道层17中的形成在ρ型柱上的部分为中心来离子注入ρ型杂质而形成P+型主体层19，并且在该P +型主体层19的表层部形成P +型接触区域20。此外，形成贯通P—型通道层17而达到η—型层12中的构成η型柱的部分的栅极沟槽21。进而，以覆盖栅极沟槽21的内壁面的方式形成栅极绝缘膜22，并且以填埋栅极沟槽21内的方式在栅极绝缘膜22上形成栅极电极23。此外，在半导体基板10的表面侧，进行层间绝缘膜24的形成工序、栅极布线以及源极电极25的形成工序。而且，在半导体基板10的背面侧，进行与η+型硅基板11的背面Ilb连接的漏极电极26的形成工序，由此形成η通道的沟槽栅极型的纵型MOSFET。之后，通过切割而分割成芯片单位，由此具备SJ构造的纵型MOSFET的半导体装置完成。
[0063]根据以上说明的本实施方式的半导体装置的制造方法，在n_型层12上预先形成凹部12a，在以填埋沟槽15的方式形成p_型层16时