>[0194] 在该种结构中，也是由于能够提高栅电极PG1的高度，因此，能够降低栅电极PG1 的电阻。此外，由于能够将存储单元MT的栅电极MG的高度构成得比晶体管Trpl的栅电极 PG1的高度低，因此，能够降低宽高比，提高集成度。
[0195] 其它实施方式
[0196] 势垒金属膜7如果采用抑制金属膜和多晶娃膜进行反应的材料，则除了氮化鹤 (WN) W外，还可W使用氮化鹤娃化物（WSiN)、氮化铁灯iN)、钉胁）、氧化钉（RuO)、粗 订a)、氮化粗（TaN)、氮化粗娃化物（TaSiN)、猛（Mn)、氧化猛（MnO)、魄（Nb)、氮化魄（佩脚、 氮化钢（MoN)、饥（化）等各种各样的材料。
[0197] 金属膜8除了鹤（W) W外，还可W使用娃化鹤（WSi)、钢（Mo)、粗（Ta)等材料或者 W该些材料为主要成分的材料。
[019引此外，势垒金属膜7和金属膜8的组合除了氮化鹤膜和鹤膜的组合W外，还可W使 用上述的各种材料进行各种组合。
[0199]电极间绝缘膜5、25、45上面之上或者开口 11、31内的第3电极膜12、32的上面之 上的电极结构的层叠结构的材质图案如果被形成为使得该电极结构的高度在存储单元区 域M的栅电极MG与周围电路区域P的栅电极PGl之间相互不同，则材质图案可W是相同的， 也可W是不同的。
[0200] 目P，存在由多晶娃膜（第2电极膜6)和娃化物层7a构成的存储单元MT的栅电极 MG的层叠结构和由多晶娃膜（第2电极膜26)和娃化物层27a构成的周围电路区域P的栅 电极PG1的层叠结构是彼此相同的电极结构的情况。
[0201] 此外，也存在由多晶娃膜（第2电极膜6)、娃化物层7a、势垒金属膜7和金属膜8 形成的存储单元MT的栅电极MG的层叠结构和由多晶娃膜（第2电极膜26)、娃化物层27a、 势垒金属膜27和金属膜28构成的周围电路的栅电极PG1的层叠结构是彼此相同的电极结 构的情况。
[020引虽然适用于NAND型闪存装置1，但也可W适用于NOR型闪存装置、EEPR0M等非易 失性半导体存储装置。此外，将存储单元作为1位构成和作为多位构成也可W适用。
[0203] 其它
[0204] 通过组合如上所述的各实施方式或者变形例的结构的上位概念、中位概念、下位 概念或者各实施方式或者变形例的构成的一部分或者全部而可W构成的概念的一个例子 除了在权利要求范围中列举的表现之外，也可W例如W如下形式表现。
[0205] 形式 1
[0206] 非易失性半导体存储装置具备W下部分：
[0207] 半导体基板；
[020引在上述半导体基板之上隔着第1绝缘膜具备第1高度的第1栅电极的存储元件；W及
[0209] 在上述半导体基板之上隔着第2绝缘膜具备第2高度的第2栅电极的存储元件W 外的周围元件；
[0210] 在上述存储元件的第1栅电极与上述周围元件的第2栅电极之间，栅材料的层叠 结构不同，上述第1栅电极的第1高度与上述第2栅电极的第2高度不同。
[0211] 形式 2
[0212] 在形式1的非易失性半导体存储装置中，
[0213] 上述周围元件的第2栅电极是上述栅材料为多晶娃膜、娃化物层、势垒金属膜W 及金属膜的层叠结构；
[0214] 上述存储元件的第1栅电极是上述栅材料为多晶娃膜、势垒金属膜W及金属膜的 层叠结构。
[0215] 形式 3
[0216] 在形式1的非易失性半导体存储装置中，
[0217] 上述第2栅电极的第2高度比上述第1栅电极的第1高度高。
[021引 形式4
[0219] 非易失性半导体存储装置具备W下部分：
[0220] 半导体基板；
[0221] 在上述半导体基板之上具备第1高度的第1栅电极的存储元件；W及
[0222] 在上述半导体基板之上具备第2高度的第2栅电极的上述存储元件W外的周围元 件；
[0223] 上述存储元件的第1栅电极具备在上述半导体基板之上隔着第1绝缘膜层叠了第 1电极膜、第1电极间绝缘膜和第1电极结构而构成的第1层叠结构；
[0224] 上述周围元件的第2栅电极具备第2层叠结构，第2层叠结构在上述半导体基板 之上隔着第2绝缘膜具备第2电极膜、第2电极间绝缘膜W及被构成为嵌入W贯通第2电 极间绝缘膜而达到上述第2电极膜内的方式形成的开口内并且在上述第2电极间绝缘膜上 层叠的第2电极结构；
[0225] 上述第1栅电极的第1高度被构成为与上述第2栅电极的第2高度不同，并且上 述第1电极间绝缘膜的正上方的第1电极结构被构成为与上述第2电极间绝缘膜的正上方 的第2电极结构不同。
[0226]形式5
[0227] 在形式4的非易失性半导体存储装置中，
[022引只在上述第2电极结构中具备娃化物层。
[0229]形式6
[0230] 在形式4的非易失性半导体存储装置中，
[0231] 上述存储元件的第1栅电极的第1电极结构包含多晶娃膜、势垒金属膜W及金属 膜。
[0232]形式7
[0233] 在形式4的非易失性半导体存储装置中，
[0234] 上述第1栅电极的第1电极结构由多晶娃膜和娃化物层组成。
[0235]形式8
[0236] 在形式4的非易失性半导体存储装置中，
[0237] 上述第1电极间绝缘膜的正上面之上的第1电极结构和上述第2电极间绝缘膜的 开口内及其正上面之上的第2电极结构的层叠结构的材质是相同的。
[023引 形式9
[0239] 在形式8的非易失性半导体存储装置中，
[0240] 上述第1电极结构包含层叠了第1多晶娃膜和第2多晶娃膜的结构；
[0241] 上述第2电极结构由在上述第2电极间绝缘膜之上形成的上述第3多晶娃膜和由 与上述第2多晶娃膜相同的材料构成且嵌入上述开口内的第4多晶娃膜构成。
[0242]形式10
[0243] 在形式9的非易失性半导体存储装置中，
[0244] 上述第4多晶娃膜具有在上述第3多晶娃膜的上面的上方配置的第1部分。
[0245]形式11
[0246] 在形式9的非易失性半导体存储装置中，
[0247] 上述第1高度与上述第2高度相比，只低上述第1部分的膜厚度。
[024引形式12
[0249] 非易失性半导体存储装置具备W下部分：
[0巧0] 半导体基板；
[0巧1] 在上述半导体基板之上具备第1栅电极的存储元件；W及
[0巧2] 在上述半导体基板之上具备第2栅电极的周围元件；
[0253] 上述存储元件的第1栅电极具备在上述半导体基板之上隔着第1绝缘膜层叠了电 荷积累层、第1电极间绝缘膜W及控制电极而构成的第1层叠结构；
[0254] 上述周围元件的第2栅电极具备第2层叠结构，第2层叠结构在上述半导体基板 之上隔着第2绝缘膜具备第1电极膜、第2电极间绝缘膜、第2电极膜、被构成为嵌入W贯通 上述第2电极膜和上述第2电极间绝缘膜而达到上述第1电极膜内的方式形成的开口内的 第3电极膜W及在上述第2电极膜之上和第3电极膜之上形成的势垒金属膜W及金属膜； [0巧5] 只在上述第3电极膜的上部具备娃化物层。
[0巧引形式13
[0257]在形式12的非易失性半导体存储装置中，
[0巧引上述娃化物层的上面比上述第2电极膜的上面低。
[0巧引形式14
[0260] 在形式12的非易失性半导体存储装置中，
[0261] 上述娃化物层的上面比上述第2电极膜的上面高。
[026引 形式15
[0263] 在形式12的非易失性半导体存储装置中，
[0264] 上述娃化物层的上面与上述第2电极膜的上面处于同一位置。
[026引形式16
[026引具备：
[0267] 半导体基板；
[026引在上述半导体基板之上具备第1栅电极的存储元件；W及
[0269] 在上述半导体基板之上具备第2栅电极的上述存储元件W外的周围元件；
[0270] 上述存储元件的第1栅电极具备：
[0271] 在上述半导体基板之上隔着第1绝缘膜形成的第1电极膜；
[0272] 在上述第1电极膜之上形成的第2绝缘膜；
[0273] 在上述第2绝缘膜之上形成的第2电极膜；
[0274] 在上述第2电极膜之上形成的第1势垒金属膜W及第1金属膜；
[0275] 上述周围元件的第2栅电极具备：
[0276] 在上述半导体基板之上隔着第3绝缘膜形成的第3电极膜；
[0277] 在上述第3电极膜之上形成的第4绝缘膜；
[027引在上述第4绝缘膜之上形成的第4电极膜；
[0279] 嵌入W贯通上述第4电极膜和上述第4绝缘膜而达到上述第3电极膜内的方式形 成的开口的内部并且在上述开口的一侧形成在上述第4电极膜之上的第5电极膜；
[0280] 在上述第5电极膜之上形成的第2势垒金属膜W及第2金属膜；
[0281] 从上述第1绝缘膜的上面到上述第1势垒金属膜W及上述第1金属膜的上面为止 的高度和从上述第3绝缘膜的上面到上述第2势垒金属膜W及上述第2金属膜的上面为止 的高度相互不同。
[0282] 虽然说明了本发明的几个实施方式，但并不限于各实施方式所示的构成、各种条 件，该些实施方式是作为例子提示的，并不意味着限定发明的范围。该些新的实施方式可W 采用其它各种方式实施，在不脱离发明的主旨的范围下可W进行各种省略、置换、变更。该 些实施方式和/或其变形被包含在发明的范围和/或主旨中同时也包含在权利要求书所述 的发明及其等同的范围中。
【主权项】
1. 一种非易失性半导体存储装置，其特征在于，包括： 半导体基板； 在上述半导体基板之上隔着第1绝缘膜具备第1高度的第1栅电极的存储元件；以及 在上述半导体基板之上隔着第2绝缘膜具备第2高度的第2栅电极的上述存储元件以 外的周围元件； 其中，在上述存储元件的第1栅电极和上述周围元件的第2栅电极之间，栅材料的层叠 结构不同，上述第1栅电极的第1高度和上述第2栅电极的第2高度不同。2. 根据权利要求1所述的非易失性半导体存储装置，其特征在于， 上述周围元件的第2栅电极是上述栅材料为多晶硅膜、硅化物层、势垒金属膜以及金 属膜的层叠结构； 上述存储元件的第1栅电极是上述栅材料为多晶硅膜、势垒金属膜以及金属膜的层叠 结构。3. -种非易失性半导体存储装置，其特征在于，包括： 半导体基板； 在上述半导体基板之上具备第1高度的第1栅电极的存储元件；以及 在上述半导体基板之上具备第2高度的第2栅电极的上述存储元件以外的周围元件； 其中，上述存储元件的第1栅电极具备在上述半导体基板之上隔着第1绝缘膜层叠了 第1电极膜、第1电极间绝缘膜和第1电极结构而构成的第1层叠结构； 上述周围元件的第2栅电极具备第2层叠结构，上述第2层叠结构在上述半导体基板 之上隔着第2绝缘膜具备第2电极膜、第2电极间绝缘膜以及被构成为嵌入以贯通上述第 2电极间绝缘膜而达到上述第2电极膜内的方式形成的开口内并且在上述第2电极间绝缘 膜之上层叠的第2电极结构； 上述第1栅电极的第1高度被构成为与上述第2栅电极的第2高度不同，并且上述第 1电极间绝缘膜的正上方的第1电极结构被构成为与上述第2电极间绝缘膜的正上方的第 2电极结构不同。4. 根据权利要求3所述的非易失性半导体存储装置，其特征在于， 上述存储元件的第1栅电极的第1电极结构包含多晶硅膜、势垒金属膜以及金属膜。5. -种非易失性半导体存储装置，其特征在于，包括： 半导体基板； 在上述半导体基板之上具备第1栅电极的存储元件；以及 在上述半导体基板之上具备第2栅电极的周围元件； 其中，上述存储元件的第1栅电极具备在上述半导体基板上隔着第1绝缘膜层叠了电 荷积累层、第1电极间绝缘膜以及控制电极而构成的第1层叠结构； 上述周围元件的第2栅电极具备第2层叠结构，上述第2层叠结构在上述半导体基板 之上隔着第2绝缘膜具备第1电极膜、第2电极间绝缘膜、第2电极膜、被构成为嵌入以贯 通上述第2电极膜和上述第2电极间绝缘膜而达到上述第1电极膜内的方式形成的开口内 的第3电极膜、以及在上述第2电极膜之上和在第3电极膜之上形成的势垒金属膜以及金 属膜； 只在上述第3电极膜的上部具备硅化物层。
【专利摘要】本发明的实施方式提供一种能够在存储元件和周围电路的晶体管中将栅电极设置成最佳结构的非易失性半导体存储装置。实施方式的非易失性半导体存储装置包括：半导体基板；在上述半导体基板之上隔着第1绝缘膜具备第1高度的第1栅电极的存储元件；在上述半导体基板之上隔着第2绝缘膜具备第2高度的第2栅电极的上述存储元件以外的周围元件；其中，在上述存储元件的第1栅电极和上述周围元件的第2栅电极之间，栅材料的层叠结构不同，上述第1栅电极的第1高度与上述第2栅电极的第2高度不同。
【IPC分类】H01L29/423, H01L27/115
【公开号】CN104916643
【申请号】CN201410445743
【发明人】丰永一成, 渡边正一, 高山华梨, 村田章太郎, 永岛贤史
【申请人】株式会社 东芝
【公开日】2015年9月16日
【申请日】2014年9月3日
【公告号】US20150263014