半导体装置的制造方法和半导体装置的制造方法
【技术领域】
[0001]本发明涉及半导体装置的制造方法和半导体装置。
【背景技术】
[0002]作为半导体装置中的电容器元件，已知有MIM(Metal Insulator Metal，金属绝缘体金属)电容器。图10和图11是概略性地示出包含现有技术的Μ頂电容器C的半导体装置90的制造处理的剖面图(专利文献1)。
[0003]在Μ頂电容器C的形成时，如图10 (a)所示，在半导体基板300上形成了层间绝缘膜301之后，使用溅射法等来形成作为下层电极302的Ti/TiN/Al/Ti膜(从下起依次重叠有Ti (钛)膜302a、TiN (氮化钛)膜302b、Al (铝)膜302c、以及Ti (钛)膜302d的层叠膜)。
[0004]接着，在下层电极302上使用CVD (Chemical Vapor Deposit1n，化学气相沉积)法来形成作为绝缘膜303的S1N膜(氮氧化硅膜)。绝缘膜303构成Μ頂电容器C中的电容器绝缘膜，绝缘膜303的膜厚根据Μ頂电容器C的静电电容等来设定。接着，如图10(b)所示，在绝缘膜303上使用溅射法来形成作为上层电极304的TiN膜。
[0005]接着，如图10 (c)所示，使用平版印刷(lithography)和干法蚀刻来进行上层电极304的图案化。在该图案化中，除去上层电极304之中的想要形成Μ頂电容器C的区域(ΜΙΜ电容器形成区域330)以外的部分，但是，由于残留绝缘膜303，所以下层电极302不会被蚀刻。
[0006]在此，当不残留绝缘膜303而露出下层电极302时，在上述干法蚀刻时产生的反应生成物附着于Μ頂电容器形成区域330的侧壁部分而成为耐压不好等的原因。因此，优选残留绝缘膜303。
[0007]接着，在绝缘膜303的表面整个表面对成为在以下叙述的加工下层电极302时的平版印刷工序中的防反射膜的一部分的绝缘膜305进行成膜。在该现有技术中，作为绝缘膜305而使用与S1N膜即绝缘膜303相同的膜种类。因此，在Μ頂电容器形成区域330以外的区域中，绝缘膜成为绝缘膜303和绝缘膜305的层叠构造。
[0008]接着，如图10 (d)所示，使用平版印刷和干法蚀刻来对下层电极302进行图案化。由作为上述的绝缘膜305的S1N膜和作为绝缘膜303的S1N膜构成的层叠构造作为该平版印刷的曝光工序中的防反射膜起作用。
[0009]接着，如图11 (e)所示那样形成层间绝缘膜306 (在该现有技术中，为S1j莫(二氧化硅膜))，之后，形成通路(via)322、埋入通路322内的插塞307、以及与插塞307电连接的上层布线308。
[0010]通过以上的处理，形成了以作为2个电极的下层电极302和上层电极304夹持作为电容器绝缘膜的绝缘膜303 (S1N膜)的构造的Μ頂电容器C。
[0011]现有技术文献专利文献专利文献1:日本特开2013 - 191764号公报。
[0012]发明要解决的课题
在上述专利文献1所公开的半导体装置的制造处理中，作为电容器绝缘膜的绝缘膜303和作为防反射膜的绝缘膜305均由S1N膜形成。
[0013]关于S1N膜，相对介电常数比较小，在用作作为电容器绝缘膜的绝缘膜303的情况下，为了使Μ頂电容器C的静电电容变大而需要使膜厚变薄。然而，当使绝缘膜303变薄时，容易产生耐压不好的问题。
[0014]另一方面，关于以作为防反射膜的绝缘膜305来使用的S1N膜，反射率很强地依赖于膜厚，需要将膜厚管理为规定的值。进而，如上述那样，在Μ頂电容器形成区域330以外的区域中，防反射膜为绝缘膜305和绝缘膜303的层叠构造，因此，产生考虑静电电容和反射率双方的需要，膜厚的管理变得更加困难。
[0015]如以上那样，在作为电容器绝缘膜的绝缘膜和防反射膜的绝缘膜而使用S1N膜的现有技术中，Μ頂电容器C的静电电容和耐压成为平衡(trade-off)，因此，难以满足双方的功能，此外，两个绝缘膜的膜厚的管理也变得困难。
[0016]另一方面，从使Μ頂电容器C的静电电容增加的观点出发，当将相对介电常数比S1N膜高的SiN膜(氮化硅膜)作为电容器绝缘膜来使用时，兼顾Μ頂电容器C的静电电容和耐压变得更加容易。
[0017]然而，在该情况下，SiN膜透射在曝光工序中使用的光，因此，产生在另外的SiN膜上形成作为防反射膜的S1N膜的需要。因此，防反射膜变为SiN膜和在其上层叠的S1N膜的2层构造，图案化的膜增加并且作为防反射膜的功能降低，因此，下层电极302的图案化变得困难。
【发明内容】
[0018]本发明是为了解决上述的课题而完成的，目的在于提供一种增加静电电容并且抑制耐压的劣化的半导体装置的制造方法和半导体装置。
[0019]用于解决课题的方案
本发明的半导体装置的制造方法包含:在基板上形成下层电极的工序；覆盖所述下层电极的周围和所述下层电极的上表面端部来形成第一绝缘膜的工序；沿着所述下层电极的所述上表面端部以外的上表面中央部和所述第一绝缘膜的侧面和上表面形成第二绝缘膜的工序；以及在所述第二绝缘膜上形成上层电极的工序。
[0020]另一方面，本发明的半导体装置包含:下层电极，设置在基板上；第一绝缘膜，设置在所述下层电极上并且使端部的厚度比所述端部以外的中央部的厚度厚；上层电极，沿着所述第一绝缘膜的中央部上和端部上而设置；第二绝缘膜，覆盖所述下层电极、所述第一绝缘膜和所述上层电极；第一导电部，形成在贯通所述第二绝缘膜而使所述上层电极露出的开口部并且与所述上层电极电连接；以及第二导电部，形成在贯通所述第二绝缘膜而使所述下层电极露出的开口部并且与所述下层电极电连接。
[0021]发明效果根据本发明，能够提供一种增加静电电容并且抑制耐压的劣化的半导体装置的制造方法和半导体装置。
【附图说明】
[0022]图1是示出第一实施方式的半导体装置的概略结构的一个例子的纵剖面图。
[0023]图2是用于第一实施方式的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
[0024]图3是用于第一实施方式的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
[0025]图4是用于第一实施方式的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
[0026]图5是用于现有技术的半导体装置中的上层电极的形成的说明的纵剖面图。
[0027]图6是用于第一实施方式的半导体装置中的上层电极的形成的说明的纵剖面图。
[0028]图7是示出第二实施方式的半导体装置的概略结构的一个例子的纵剖面图。
[0029]图8是用于第二实施方式的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
[0030]图9是用于第二实施方式的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
[0031]图10是用于现有技术的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
[0032]图11是用于现有技术的半导体装置的制造工序的一个例子的说明的纵剖面图的一部分。
【具体实施方式】
[0033][第一实施方式]
参照图1至图4来对本实施方式的半导体装置的制造方法和半导体装置进行说明。
[0034]图1示出了本实施方式的半导体装置10的概略结构，图2至图4概略性地示出了本实施方式的半导体装置的制造方法中的主要的处理。再有，在本实施方式的半导体装置10中，存在也与MIM电容器一起形成晶体管等有源元件、电阻等无源元件等其他元件的情况，但是，在以下的图中，省略其他元件的图示，仅图示了 Μ頂电容器的周边部。此外，在本实施方式中，某一层形成在“其他层上”或“基板上”不限于某一层直接形成在其他层上或基板上的情况，包含经由第三层形成的情况。
[0035]如图1所示，半导体装置10包含半导体基板100、层间绝缘膜101、下层电极102、绝缘膜105、绝缘膜103、上层电极104、插塞107、以及上层布线108而构成。
[0036]将下层电极102、绝缘膜103、上层电极104作为主要部分来构成本实施方式的Μ頂电容器C，绝缘膜103为Μ頂电容器C的电容器绝缘膜(电容器的电介质层)。此外，在本实施方式中，作为绝缘膜103而采用SiN膜，该绝缘膜103的膜厚根据Μ頂电容器C的静电电容等来决定。
[0037]进而，本实施方式的Μ頂电容器C的绝缘膜103和上层电极104的端部与端部以外的区域相比形成得厚并且与绝缘膜105相比形成地厚。也就是说，绝缘膜103和上层电极104具有向半导体装置10的表面侧(与半导体基板100相反的一侧)弯曲的L型部L。
[0038]接着，参照图2至图4，对半导体装置10的制造方法进行叙述。
[0039]在本实施方式的Μ頂电容器C的形成时，首先，在半导体基板100上形成