施例中，第一密封剂111可以为模塑料且可使用模制器件（未在图1中示出）进行放置。 例如，第一衬底103和第一半导体器件101可放置在模制器件的空腔内，并且该空腔可以为 气密密封。第一密封剂111可在空腔气密密封之前放置在空腔内或通过喷射口将第一密封 剂111喷入空腔内。在一个实施例中，第一密封剂111可以为模塑料树脂，如聚酰亚胺、PPS、PEEK、PES、耐热性水晶树脂、它们的组合等。
[0050] -旦已将第一密封剂111放置在空腔内使得第一密封剂111密封第一衬底103和 第一半导体器件101周围的区域，那么，第一密封剂111可固化以硬化第一密封剂111实现 最佳保护。尽管准确的固化工艺至少部分地取决于为第一密封剂111选择的特定材料，但 是，在选择模塑料用作第一密封剂111的实施例中，通过诸如将第一密封剂111加热到约 100°C至约130°C之间的温度（诸如，约125°C )持续约60秒至约3000秒（诸如，600秒） 的工艺可发生固化。此外，引发剂和/或催化剂可包含在第一密封剂111内以更好地控制 固化工艺。
[0051] 然而，作为本领域的技术人员会认识到，上述的固化工艺仅为示例性工艺且并不 意味限制当前实施例。可选地可以使用诸如辐射或甚至允许第一密封剂111在环境温度下 硬化的其他固化工艺。可使用任何合适的固化工艺，并且所有这样的工艺完全旨在包含于 本文所讨论的实施例的范围内。
[0052] 在一个实施例中，可形成第一外部连接件113以在第一衬底103和（例如）第二 外部连接件203(未在图1中示出，但在参照图2A至图2B的下文中给出示出和描述）之间 提供外部连接。第一外部连接件113可以为诸如微凸块或可控塌陷芯片连接（C4)凸块的 接触凸块并且可包括诸如锡的材料、或诸如银或铜的其它合适材料。在第一外部连接件113 是锡焊料凸块的实施例中，通过诸如蒸发、电镀、印刷、焊料转移、球置放等的任何合适方法 先形成厚度例如约为100μm的锡层，从而可形成第一外部连接件113。一旦在该结构上已 形成锡层，实施回流工艺以将材料成型为期望的凸块形状。
[0053] 图2A示出了在形成（例如）第二封装件200 (诸如，集成扇出（InFO)封装件）的 工艺中的中间产品。如图2A所示，中间结构包括载体衬底201、粘合层202、聚合物层205、 晶种层207、通孔209、第二半导体器件211、第二密封剂213、第一重布层215、第二接触焊盘 217、第一钝化层219、和第二外部连接件203。载体衬底201例如包括诸如玻璃或氧化硅的 硅基材料、或诸如氧化铝的其他材料、这些材料中的任意组合等。载体衬底201是平面的， 以适应诸如第二半导体器件211的半导体器件的接合。
[0054] 粘合层202放置在载体衬底201上以辅助上覆结构（例如，聚合物层205)的粘合。 在一个实施例中，粘合层202可包括紫外线光胶，在其暴露给紫外光时会失去其粘合性。然 而，还可使用诸如压敏粘合剂、辐射固化粘合剂、环氧树脂、它们的组合等的其他类型的粘 合剂。粘合层202可以半液体或胶的方式放置在载体衬底201上，这样在压力下很容易变 形。
[0055] 聚合物层205放置在粘合层202上方并且用于一旦已接合（例如）第二半导体器 件211时为第二半导体器件211提供保护。在一个实施例中，聚合物层205可以是聚苯并 恶唑（ΡΒ0)，但是，可选地可以使用诸如聚酰亚胺或聚酰亚胺衍生物的任何合适材料。使用 例如旋转涂覆工艺可将聚合物层205设置为厚度介于约2μm至约15μm之间（诸如，约 5μm)，但是，可选地可以使用任何合适的方法和厚度。
[0056] 晶种层207是导电材料薄层，其有助于在后续处理步骤中形成更厚的层。晶种层 207可包括厚度约为1〇〇〇A的钛层，然后是厚度约为5000A的铜层。根据所期望的材 料，使用诸如溅射、蒸发或PECVD工艺的工艺可产生晶种层207。可形成厚度为约0. 3μm至 约1μm之间（诸如，约0· 5μm)的晶种层207。
[0057] -旦已形成晶种层207,在晶种层207上方可设置和图案化光刻胶（未在图2A中 示出）。在一个实施例中，使用例如旋转涂覆技术可在晶种层207上设置高度介于约50μm 至约250μm之间（诸如，约120μm)的光刻胶。一旦处于合适位置，然后通过将光刻胶暴 露给图案化能量源（例如，图案化光源）以诱导化学反应，从而诱导暴露给图案化光源的光 刻胶的部分发生物理变化，以此可图案化光刻胶。然后，根据期望的图案，将显影剂应用于 曝光的光刻胶以利用物理变化且选择性地去除光刻胶的曝光部分或光刻胶的未曝光部分。
[0058]在一个实施例中，形成在光刻胶中的图案是用于通孔209的图案。形成的通孔209位于诸如第二半导体器件211的后续接合的器件的不同侧。然而，可以可选地使用用于通 孔209的图案的任意合适布置。
[0059] -旦已图案化光刻胶，通孔209就形成在光刻胶中。在一个实施例中，通孔209包 括诸如铜、钨、其他导电金属等的一种或多种导电材料，并且可例如通过电镀、无电镀等形 成通孔209。在一个实施例中，使用电镀工艺，其中，晶种层207和光刻胶沉浸或浸入电镀溶 液中。晶种层207的表面电连接至外部DC电源的负极，使得晶种层207用作电镀工艺中的 阴极。诸如铜阳极的固体导电阳极也浸入溶液中并且接合至电源的正极。阳极的原子溶解 在溶液中，阴极，例如，晶种层207,可从其中获取溶解的原子，从而电镀光刻胶的开口内的 晶种层207的暴露导电区。
[0060] -旦使用光刻胶和晶种层207形成通孔209,就可以使用合适的去除工艺去除光 刻胶。在一个实施例中，可使用等离子体灰化工艺去除光刻胶，由此，可增加光刻胶的温度 直至光刻胶经历热分解且可被去除。然而，可以可选地使用诸如湿剥离的任意其他合适的 工艺。去除光刻胶可暴露出晶种层207的下面部分。
[0061 ] 去除光刻胶暴露出下面的晶种层207之后，这些部分被去除。在一个实施例中，通 过例如湿蚀刻或干蚀刻工艺可去除晶种层207的暴露部分（例如，没有被通孔209覆盖的 部分）。例如，在干蚀刻工艺中，使用通孔209作为掩模，可将反应剂引向晶种层207。可选 地，蚀刻剂可被喷射或以其他方式与晶种层207接触从而去除晶种层207的暴露部分。蚀 刻掉晶种层207的暴露部分之后，聚合物层205的一部分暴露在通孔209之间。
[0062] 已形成通孔209之后，第二半导体器件211可放置在暴露的聚合物层205上。在 一个实施例中，第二半导体器件211可类似于第一半导体器件101，诸如为逻辑管芯、存储 管芯、CPU管芯、它们的组合等。在一个实施例中，设计和制造第二半导体器件211以与第 一半导体器件101工作或同时工作。使用例如粘合材料可将第二半导体器件211接合至聚 合物层205,但是，可以可选地使用任何合适的接合方法。
[0063] 在一个实施例中，第二半导体器件211包括第二衬底221、有源器件（未单独示 出）、第二金属化层223、第二钝化层225、和第二接触焊盘227。第二衬底221可包括块体 硅（掺杂或未掺杂）、或绝缘体上硅（SOI)衬底的有源层。通常，SOI衬底包括诸如硅、锗、 硅锗、S0I、绝缘体上硅锗（SG0I)、或它们组合的半导体材料的层。可使用的其他衬底包括 多层衬底、梯度衬底、或混合取向衬底。
[0064]位于第二半导体器件211内的有源器件包括可用于产生满足第二半导体器件211设计的结构性和功能性需要的多种有源器件和无源器件，诸如，电容器、电阻器、感应器等。 使用任意合适的方法可在第二衬底221内或第二衬底221上形成位于第二半导体器件211 内的有源器件。
[0065] 第二金属化层223形成在第二衬底221以及第二半导体器件211内的有源器件的 上方并且设计为连接第二半导体器件211内的多种有源器件以形成功能性电路。在一个 实施例中，第二金属层223由电介质和导电材料的交替层形成并且可通过任意合适的工艺 (诸如，沉积、镶嵌、双镶嵌等）形成。在一个实施例中，虽然可具有通过至少一个层间介电 层（ILD)与第二衬底221分隔开的四层金属化层，但是第二金属化层223的准确数量取决 于第二半导体器件211的设计。
[0066] 第二接触焊盘227可形成在第二金属化层223上方且与第二金属化层223电接 触。第二接触焊盘227可包括铝，但是，可以可选地使用诸如铜的其他材料。使用诸如溅射 的沉积工艺可形成第二接触焊盘227从而形成材料层（未示出），并且然后通过合适的工 艺（诸如，光刻掩模和蚀刻）可去除材料层的部分，从而