配线电路基板及其制造方法

配线电路基板及其制造方法
【专利摘要】本发明提供一种配线电路基板及其制造方法。配线电路基板具有第1以及第2绝缘层、配线图案、金属薄膜和连接端子。配线图案形成于第1绝缘层上。金属薄膜形成于配线图案上，具有大于0nm且150nm以下的厚度。第2绝缘层以覆盖金属薄膜的方式形成于第1绝缘层上。连接端子以与配线图案电连接且从第2绝缘层暴露的方式形成于第1绝缘层上。
【专利说明】
配线电路基板及其制造方法
技术领域
[0001] 本发明设及配线电路基板及其制造方法。
【背景技术】
[0002] W往W来，在各种电气设备或电子设备中使用有配线电路基板。在日本特开 2013-232261号公报中示出了带电路的悬挂用基板作为为了在磁盘装置中对磁头进行定 位而使用的配线电路基板。
[0003] 在日本特开2013-232261号公报的配线电路基板中，在导电性的支承基板上形成 有绝缘层。在绝缘层上形成有导体电路图案。在导体电路图案的端部形成有连接端子。W覆 盖导体电路图案且使连接端子暴露的方式在绝缘层上形成有覆盖层。

【发明内容】

[0004] 发明要解决的问题
[0005] 近年来，电气设备或电子设备中所使用的电信号的高频化不断发展。因而，要求在 较高的频带中降低由配线电路基板的导体电路图案传输的电信号的损失。
[0006] 本发明的目的提供一种在较高的频带中也能降低电信号的损失的配线电路基板 及其制造方法。
[0007] 通常，在将覆盖层形成于配线图案上的情况下，为了提高配线图案和覆盖层之间 的密合性，在配线图案和覆盖层之间形成金属薄膜。在此，本发明人等发现了如下内容:若 在配线图案上形成金属薄膜，则在较高的频带中由配线图案传输的电信号的损失增加。
[000引另一方面，本发明人等进行了各种的实验W及研究，结果获得了如下见解:通过使 形成于配线图案的表面的金属薄膜的厚度小于恒定值，能够降低较高的频带中的电信号的 传输损失。另外，本发明人等获得了如下见解：即使在减小了金属薄膜的厚度的情况下，配 线图案和覆盖层之间的密合性也几乎没有降低。基于运些见解想到了 W下的本发明。
[0009] (1)按照本发明的一技术方案的配线电路基板包括:第1绝缘层;配线图案，其形成 于第1绝缘层上；金属薄膜，其形成于配线图案上；第2绝缘层，其W覆盖金属薄膜的方式形 成于第1绝缘层上;连接端子，其W与配线图案电连接且从第2绝缘层暴露的方式形成于第1 绝缘层上，金属薄膜的厚度大于Onm且为ISOnmW下。
[0010] 在该配线电路基板中，在第1绝缘层上形成有配线图案。在配线图案上形成有具有 大于Onm且ISOnmW下的厚度的金属薄膜。W覆盖金属薄膜的方式在第1绝缘层上形成有第2 绝缘层。W与配线图案电连接且从第2绝缘层暴露的方式在第1绝缘层上形成有连接端子。
[0011] 根据该结构，形成于配线图案上的金属薄膜的厚度较小。本发明人等的上述的实 验W及研究的结果是，通过使金属薄膜的厚度小到ISOnmW下，从而电信号的传输损失减 少。由此，在较高的频带中也能够使电信号的传输损失减少。
[0012] (2)也可W是，金属薄膜的厚度小于lOOnm。在该情况下，在较高的频带中也能够使 电信号的传输损失更加减少。
[0013] (3化可W是，金属薄膜的厚度小于50nm。在该情况下，在较高的频带中也能够使 电信号的传输损失进一步减少。
[0014] (4)也可W是，金属薄膜的厚度为10皿W上。在该情况下，配线图案和第2绝缘层之 间的密合性几乎不降低。由此，能够充分地防止第2绝缘层从配线图案剥离。
[0015] (5)也可W是，金属薄膜相对于第2绝缘层的密合力高于配线图案相对于第2绝缘 层的密合力。
[0016] 在该情况下，能够利用金属薄膜使配线图案和第2绝缘层之间的密合性切实地提 局。
[0017] (6)也可W是，配线图案包括铜，金属薄膜包括儀、金、销、银或锡。
[0018] 在该情况下，通过使包括儀、金、销、银或锡的金属薄膜介于第2绝缘层和包括铜的 配线图案之间，从而使配线图案和第2绝缘层之间的密合性充分地提高。
[0019] (7)也可W是，连接端子包括与配线图案连接成一体的第1导体层和形成于第1导 体层上的第2导体层，第1导体层的厚度小于配线图案的厚度。
[0020] 在配线电路基板的制造工序中，在连接成一体的配线图案W及第1导体层上形成 金属薄膜。另外，在金属薄膜的位于第1导体层上的部分被去除了之后，通过在第1导体层上 形成第2导体层，从而形成连接端子。在该工序中，在金属薄膜的位于第1导体层上的部分被 去除时第1导体层的与金属薄膜接触的表面被去除。因此，第1导体层的厚度小于配线图案 的厚度。
[0021] 根据该结构，可切实地防止在第1导体层上残存金属薄膜。由此，能够均匀地形成 第2导体层。
[0022] (8)按照本发明的另一技术方案的配线电路基板的制造方法包括:在第1绝缘层上 形成配线图案的工序;在配线图案上形成具有大于Onm且ISOnmW下的厚度的金属薄膜的工 序；W覆盖金属薄膜的方式在第1绝缘层上形成第2绝缘层的工序；W与配线图案电连接且 从第2绝缘层暴露的方式在第1绝缘层上形成连接端子的工序。
[0023] 在该配线电路基板的制造方法中，在第1绝缘层上形成配线图案。在配线图案上形 成具有大于Onm且ISOnmW下的厚度的金属薄膜。W覆盖金属薄膜的方式在第1绝缘层上形 成第2绝缘层。W与配线图案电连接且从第2绝缘层暴露的方式在第1绝缘层上形成连接端 子。
[0024] 根据该构成，形成于配线图案上的金属薄膜的厚度较小。本发明人等的上述的实 验W及研究的结果是，通过使金属薄膜的厚度小到ISOnmW下，从而电信号的传输损失减 少。由此，在较高的频带中也能够使电信号的传输损失减少。
[0025] (9)也可W是，金属薄膜的厚度小于lOOnm。在该情况下，在较高的频带中也能够使 电信号的传输损失更加减少。
[0026] (10)也可W是，金属薄膜的厚度小于50皿。在该情况下，在较高的频带中也能够使 电信号的传输损失进一步减少。
[0027] (11)也可W是，金属薄膜的厚度为IOnmW上。在该情况下，配线图案和第2绝缘层 之间的密合性几乎不降低。由此，能够切实地防止第2绝缘层从配线图案剥离。
[0028] (12)也可W是，形成配线图案的工序包括形成与配线图案连接成一体的第1导体 层的步骤，形成金属薄膜的工序包括在配线图案上W及第1导体层上形成金属薄膜的步骤 和去除金属薄膜的形成于第I导体层上的部分的步骤，形成连接端子的工序包括在第I导体 层上形成第2导体层的步骤。
[0029] 在该情况下，能够仅在配线图案和第2绝缘层之间容易地形成金属薄膜。
[0030] (13)也可W是，去除金属薄膜的部分的步骤包括去除第1导体层的与金属薄膜接 触的表面的步骤。
[0031] 在该情况下，可切实地防止在第1导体层上残存金属薄膜。由此，能够切实地防止 连接端子处的电信号的损失增加。
[0032] (14)也可W是，形成金属薄膜的工序包括利用非电解锻形成金属薄膜的步骤。在 该情况下，能够在配线图案上容易地形成金属薄膜。
【附图说明】
[0033] 图1是本发明的一实施方式的悬挂基板的俯视图。
[0034] 图2的(a)~(C)是连接端子及其周边部分的俯视图。
[0035] 图3的(a)~(C)是连接端子及其周边部分的俯视图。
[0036] 图4的(a)~(C)是连接端子及其周边部分的剖视图。
[0037] 图5的(a)~(d)是示意性地表示图1的悬挂基板的制造工序的工序图。
[0038] 图6的(a)~(C)是示意性地表示图1的悬挂基板的制造工序的工序图。
[0039] 图7的(a)~(d)是示意性地表示图1的悬挂基板的制造工序的工序图。
[0040] 图8的(a)~(C)是示意性地表示图1的悬挂基板的制造工序的工序图。
[0041] 图9的(a) W及(b)是表示使用显微镜拍摄到的悬挂基板的局部放大图像。
【具体实施方式】
[0042] W下，参照【附图说明】本发明的一实施方式的配线电路基板及其制造方法。作为本 发明的一实施方式的配线电路基板，对硬盘驱动装置的致动器所使用的带电路的悬挂基板 (W下简写为悬挂基板。）进行说明。
[0043] (1)悬挂基板的构造
[0044] 图1是本发明的一实施方式的悬挂基板的俯视图。在图1中，将箭头所朝向的方向 称为前方，将其反方向称为后方。如图1所示，悬挂基板1具有由金属制的纵长状的支承基板 形成的悬挂主体部100。在图1中，悬挂主体部100沿着大致前后方向延伸。
[0045] 悬挂基板1由纵长状的支承板50支承。如点线所示，在悬挂主体部100的上表面形 成有写入用配线图案W1、W2、读取用配线图案RUR2W及电源用配线图案P1、P2。
[0046] 在悬挂主体部100的前端部，通过形成U字状的开口部11而设有磁头搭载部（W下 称为舌部。）12。舌部12 W相对于悬挂主体部100呈预定的角度的方式在虚线R的部位被弯折 加工。
[0047] 在舌部12的上表面的位于悬挂主体部100的一端部的部分形成有4个连接端子21、 22、23、24。另外，在悬挂主体部100延伸的方向上的中央部附近的两侧部分别形成有两个连 接端子25、26。在舌部12的上表面安装具有磁头的磁头滑橋(未图示）。舌部12的连接端子21 ~24与磁头滑橋的磁头的端子连接。连接端子25、26分别与设于支承板50的两个压电元件 61、62连接。
[004引在悬挂主体部100的另一端部的上表面形成有6个连接端子31、32、33、34、35、36。 连接端子31~34与前置放大器等的电子电路连接。连接端子35、36与压电元件61、62用的电 源电路连接。连接端子21~26和连接端子31~36分别通过写入用配线图案W1、W2、读取用配 线图案Rl、R2 W及电源用配线图案Pl、P2电连接。另外，在悬挂主体部100形成有多个孔部H。
[0049] 支承板50具有前端区域51、后端区域52W及中央区域53。前端区域51具有梯形形 状，其宽度从后方朝向前方逐渐减少。后端区域52具有矩形形状。中央区域53具有沿着前后 方向延伸的矩形形状，配置于前端区域51和后端区域52之间。在悬挂基板1被支承于支承板 50的上表面的状态下，悬挂基板1的包括连接端子31~36在内的端部从后端区域52向后方 突出。
[0050] 在中央区域53的一部分设有压电元件安装区域54。压电元件安装区域54与悬挂基 板1的连接端子25、26重叠。压电元件安装区域54的两侧部W向外侧弯曲的方式突出。另外， 在压电元件安装区域54中形成有沿着宽度方向（与前后方向正交的方向）延伸的贯通孔 54h。根据该结构，支承板50的压电元件安装区域54的部分沿着前后方向具有伸缩性。
[0051] W跨越贯通孔54h的方式在压电元件安装区域54的下表面安装有压电元件61、62。 压电元件61、62分别位于悬挂基板1的两侧方。压电元件61、62分别通过贯通孔54h而与悬挂 基板1的连接端子25、26连接。
[0052] 借助连接端子25、35W及电源用配线图案Pl对压电元件61施加电压，借助连接端 子26、36^及电源用配线图案?2对压电元件62施加电压。由此，随着压电元件61、62的伸缩， 支承板50沿着前后方向伸缩。通过对向压电元件61、62施加的电压进行控制，能够进行悬挂 基板1上的磁头滑橋的磁头的微小的对位。
[0053] 支承于支承板50的悬挂基板1设于硬盘装置。在向磁盘写入信息时，电流流过一对 写入用配线图案Wl、W2。写入用配线图案Wl和写入用配线图案W2构成用于传输差动的写入 信号的差动信号线路对。另外，在从磁盘读取信息时，电流流过一对读取用配线图案R1、R2。 读取用配线图案Rl和读取用配线图案R2构成用于传输差动的读取信号的差动信号线路对。
[0054] (2)连接端子及其周边部分的结构
[0055] 接着，对悬挂基板1的连接端子21~26、31~36及其周边部分详细地进行说明。图2 W及图3是连接端子21~26、31~36及其周边部分的俯视图。图4是连接端子21~26,31~36 及其周边部分的剖视图。图2的（a)~（C)的缩小比例尺彼此不同，图3的（a)~（C)的缩小比 例尺彼此不同，图4的(a)~(C)的缩小比例尺彼此不同。
[0056] 图2的（a) W及图3的（a)表示连接端子21~24及其周边部分，图2的（b) W及图3的 (b)表示连接端子25及其周边部分，图2的山）^及图3的山)表示连接端子31、32及其周边部 分。在图2的(a)~（C)中省略了覆盖层43(参照图4)的图示。连接端子26具有与连接端子25 同样的结构，连接端子33~36具有与连接端子31、32同样的结构。
[0057] 图4的（a)~（C)分别表示图2的（a)的A-A线放大剖视图、图2的（b)的B-B线放大 剖视图W及图2的（C)的C-C线放大剖视图。在图2的（a)~（C) W及图3(a)~（C)的俯视图 中，为了容易理解结构，标注与标注于图4的(a)~(C)的剖视图的各构件的剖面线或点图案 相同的剖面线或点图案。后述的图5W及图6也是同样的。
[0058] 如图2的(a)所示，在写入用配线图案W1、W2W及读取用配线图案R1、R2的一端部分 别形成有连接端子21~24。如图2的（b)所示，在电源用配线图案Pl的一端部形成有连接端 子25。同样地，在电源用配线图案P2(图I)的一端部形成有连接端子26(图1)。如图2的山)所 示，在写入用配线图案W1、W2的另一端部分别形成有连接端子31、32。同样地，在读取用配线 图案R1、R2(图1)的另一端部W及电源用配线图案P1、P2(图1)的另一端部形成有连接端子 33 ~36(图 1)。
[0059] 如图2的（a)~（C)所示，在写入用配线图案W1、W2、读取用配线图案RUR2W及电源 用配线图案P1、P2上形成有金属薄膜15。在本实施方式中，金属薄膜15形成于连接端子21~ 26和连接端子31~36之间的写入用配线图案Wl、W2、读取用配线图案Rl、R2 W及电源用配线 图案P1、P2的整体。
[0060] 如图3的（a)~（C)所示，W覆盖金属薄膜15的位于写入用配线图案W1、W2、读取用 配线图案RUR2W及电源用配线图案P1、P2上的部分的方式在绝缘层41上形成有由例如聚 酷亚胺构成的覆盖层43。连接端子21~26、31~36从覆盖层43暴露。
[0061] 如图4的(a)所示，在由例如不诱钢构成的金属制的支承基板10上形成有由例如聚 酷亚胺构成的绝缘层41。在绝缘层41上形成有由例如铜构成的导体层42。导体层42包括图 案部42aW及端子部42b。在图4的(a)中，用点线表示图案部42a和端子部42b之间的边界。图 4的化）、图4的（C) W及后述的图7的(b)~图8的（C)也是同样的。
[0062] 写入用配线图案Wl由图案部4姑形成。在写入用配线图案Wl上形成有金属薄膜15。 在本实施方式中，金属薄膜15形成于写入用配线图案Wl的图案部4姑的上表面上W及侧面 上。金属薄膜15是由例如非电解锻形成的儀薄膜。
[0063] 金属薄膜15的厚度大于Onm且为150皿W下。优选的是，金属薄膜15的厚度为10皿 W上。在该情况下，图案部4^1和覆盖层43之间的密合性几乎不降低。由此，能够充分地防止 覆盖层43从图案部42a剥罔。
[0064] 另外，优选的是，金属薄膜15的厚度小于lOOnm。在该情况下，在较高的频带中也能 够使电信号的传输损失更加减少。另外，更加优选金属薄膜15的厚度小于50nm。在该情况 下，在较高的频带中也能够使电信号的传输损失进一步减少。
[00化]尤其是，金属薄膜15的厚度优选大于化m且小于lOOnm，优选大于Onm且小于50加1。 金属薄膜15的厚度更加优选为IOnmW上且小于lOOnm，进一步优选为IOnmW上且小于50nm。
[0066] W覆盖金属薄膜15的位于写入用配线图案Wl上的部分的方式在绝缘层41上形成 有由例如聚酷亚胺构成的覆盖层43。另外，在端子部42b的从覆盖层43暴露的部分上形成有 由例如儀W及金(Au)构成的金属层44。连接端子21由端子部42bW及金属层44构成。
[0067] 写入用配线图案W2和连接端子22之间的边界部分、读取用配线图案Rl和连接端子 23之间的边界部分W及读取用配线图案R2和连接端子24之间的边界部分的结构与图4的 (a)的写入用配线图案Wl和连接端子21之间的边界部分的结构是同样的。
[0068] 同样地，如图4的（b)所示，电源用配线图案Pl由导体层42的图案部42a形成。在电 源用配线图案Pl上形成有金属薄膜15。在本实施方式中，金属薄膜15形成于电源用配线图 案Pl的图案部42a的上表面上W及侧面上。
[0069] W覆盖金属薄膜15的位于电源用配线图案Pl上的部分的方式在绝缘层41上形成 有覆盖层43。另外，在端子部42b的从覆盖层43暴露的部分上形成有金属层44。连接端子25 由端子部42bW及金属层44构成。在本例中，电源用配线图案Pl具有圆形形状。
[0070] 电源用配线图案P2和连接端子26之间的边界部分的结构与图4的（b)的电源用配 线图案Pl和连接端子25之间的边界部分的结构是同样的。
[0071] 如图4的（C)所示，在悬挂主体部100的另一端部，写入用配线图案Wl由图案部42a 形成。在图案部42a上形成有金属薄膜15。在本实施方式中，金属薄膜15形成于写入用配线 图案Wl的图案部42a的上表面上W及侧面上。
[0072] W覆盖金属薄膜15的位于写入用配线图案Wl上的部分的方式在绝缘层41上形成 有覆盖层43。另外，在端子部42b的从覆盖层43暴露的部分上形成有金属层44。连接端子31 由端子部42b W及金属层44构成。
[0073] 写入用配线图案W2和连接端子32之间的边界部分、读取用配线图案Rl和连接端子 33之间的边界部分W及读取用配线图案R2和连接端子34之间的边界部分的结构与图4的 (C)的写入用配线图案Wl和连接端子31之间的边界部分的结构是同样的。另外，电源用配线 图案Pl和连接端子35之间的边界部分W及电源用配线图案P2和连接端子36之间的边界部 分的结构与写入用配线图案Wl和连接端子31之间的边界部分的结构是同样的。
[0074] (3)悬挂基板的制造方法
[0075] W下说明悬挂基板1的制造方法。图5~图8是示意性地表示图1的悬挂基板1的制 造工序的工序图。图5W及图6表示连接端子21~24及与其周边相当的部分的俯视图。图7W 及图8表示图5W及图6的D-D线剖视图。
[0076] 首先，如图5的(a) W及图7的(a)所示，在由例如不诱钢构成的支承层IOa上形成由 例如聚酷亚胺构成的绝缘层41。支承层IOa的厚度例如为IOmi~50WI1。绝缘层41的厚度例如 为如m~15WI1。在此，绝缘层41形成为与图1的悬挂基板1的形状相同的形状。
[0077] 接着，如图5的（b) W及图7的（b)所示，在绝缘层41上形成由例如铜构成的导体层 42。导体层42具有预定的图案。导体层42的厚度例如为Iwii~20WI1。在此，在之后的工序中， 将导体层42的形成有写入用配线图案W1、W2、读取用配线图案R1、R2W及电源用配线图案 Pl、P2的部分如上所述称为图案部42曰。在之后的工序中，将导体层42的端部的形成有连接 端子21~26、31~36的部分如上所述称为端子部42b。
[0078] 接下来，如图5的（C) W及图7的（C)所示，在导体层42上形成金属薄膜15。金属薄膜 15例如通过非电解锻形成。在非电解锻的形成工序中，在例如使导体层42浸溃到含有儀W 及还原剂的非电解锻液的状态下，儀锻覆膜W钮等催化剂为核在导体层42上生长。
[0079] 优选的是，金属薄膜15相对于覆盖层43的密合力高于图案部4^1相对于覆盖层43 的密合力。在该情况下，能够利用金属薄膜15使图案部4姑和覆盖层43之间的密合性切实地 提局。
[0080] 优选的是，例如，图案部42a包括铜，金属薄膜15包括儀。在该情况下，通过使包括 儀的金属薄膜15介于覆盖层43和包括铜的图案部42a之间，从而使图案部42a和覆盖层43之 间的密合性充分地提高。
[0081] 优选的是，金属薄膜15由儀形成，但并不限定于此，也可W由金(Au)、销（Pt)、银 (Ag)或锡(Sn)形成。在该情况下也能够使图案部42a和覆盖层43之间的密合性提高。
[0082] 接着，如图5的（d) W及图7的（d)所示，W覆盖金属薄膜15的位于图案部4^1上的部 分的方式在绝缘层41上形成由例如聚酷亚胺构成的覆盖层43。覆盖层43的厚度为例如2皿 ~10曲1。由此，金属薄膜15的位于端子部42b上的部分从覆盖层43暴露。
[0083] 之后，如图6的(a) W及图8的(a)所示，将金属薄膜15的位于端子部42b上的部分去 除。在此，在将金属薄膜15的位于端子部42b上的部分去除时，将端子部42b的与金属薄膜15 接触的表面去除。因此，端子部42b的厚度稍小于图案部42a的厚度。
[0084] 根据该构成，可切实地防止在端子部42b上残存金属薄膜15。由此，可在下一个工 序中均匀地形成金属层44。
[0085] 接下来，如图6的(b) W及图8的(b)所示，在端子部42b上形成金属层44。在本例中， 金属层44是通过在端子部42b依次进行厚度0.0 lWIi~5WI1的锻儀W及厚度0.1 wii~扣m的锻 金而形成的。由端子部42b W及金属层44形成连接端子21~26、31~36,由图案部42a形成写 入用配线图案W1、W2、读取用配线图案RUR2W及电源用配线图案P1、P2。
[0086] 写入用配线图案W1、W2之间的间隔W及读取用配线图案R1、R2之间的间隔例如分 另Ij为扣m~100皿。同样地写入用配线图案W巧日电源用配线图案Pl之间的间隔W及读取用配 线图案R2和电源用配线图案P2之间的间隔例如分别为扣m~100皿。写入用配线图案W1、W2、 读取用配线图案Rl、R2 W及电源用配线图案Pl、P2的宽度例如为如m~200皿。
[0087] 之后，如图6的（C) W及图8的（C)所示，W支承层IOa的与绝缘层41重叠的部分残存 的方式对支承层IOa进行加工，从而形成支承基板10。例如通过蚀刻来进行支承层IOa的加 工。由此，完成悬挂基板1。
[0088] (4)其他实施方式
[0089] (a)在上述实施方式中，在整个图案部42a上形成金属薄膜15,但本发明并不限定 于此。也可W是，在图案部42a上的局部没有形成金属薄膜15。
[0090] (b)在上述实施方式中，在图案部42a的上表面上W及侧面上形成金属薄膜15,但 本发明并不限定于此。也可W是，仅在图案部4^1的上表面上、或在图案部4^1的上表面上W 及一个侧面上形成金属薄膜15。
[0091] (C)在上述实施方式中，如图5的(d) W及图7的(d)所示，在金属薄膜15的位于端子 部42b上的部分被去除时，端子部42b的与金属薄膜15接触的表面被去除，但本发明并不限 定于此。也可W是，仅金属薄膜15的位于端子部42b上的部分被去除，端子部42b的与金属薄 膜15接触的表面没有被去除。因而，也可W是，端子部42b的厚度与图案部42a的厚度大致相 等。
[0092] (d)在上述实施方式中，金属薄膜15的厚度恒定，但本发明并不限定于此。图案部 42a的厚度也可W不恒定。
[0093] (e)在上述实施方式中，配线电路基板是包括支承基板10的悬挂基板1，但本发明 并不限定于此。也可W是，配线电路基板例如是不包括支承基板10的晓性配线电路基板。
[0094] (f)在上述实施方式中，金属薄膜15通过非电解锻形成，但本发明并不限定于此。 也可W是，金属薄膜15使用半添加法或减去法等其他方法来形成。
[00巧](5)效果
[0096] 在本实施方式的悬挂基板1中，在绝缘层41上形成有导体层42。在导体层42的图案 部4姑上形成有具有大于化m且15化mW下的厚度的金属薄膜15。W覆盖金属薄膜15且使导 体层42的端子部42b暴露的方式在绝缘层41上形成有覆盖层43。通过在端子部42b上形成金 属层44，形成连接端子21~26、31~36。
[0097] 根据该构成，形成于图案部42a上的金属薄膜15的厚度较小。本发明人等的上述的 实验W及研究的结果是，通过使金属薄膜15的厚度小到ISOnmW下，从而电信号的传输损失 减少。由此，在较高频带中也能够使电信号的传输损失减少。
[009引（6)实施例
[0099] 在实施例1~11 W及比较例1~4中，基于上述的悬挂基板的制造方法制作成金属 薄膜15的厚度不同的悬挂基板。
[0100] 在实施例1~4的悬挂基板中，金属薄膜15的厚度分别为10nm、20nm、30nmW及 4化m。在实施例5~7的悬挂基板中，金属薄膜15的厚度分别为50皿、70nmW及90皿。在实施 例8~11的悬挂基板中，金属薄膜15的厚度分别为10〇11111、12〇11111、14〇11111^及15〇11111。
[0101] 在比较例1的悬挂基板中，金属薄膜15的厚度为Onm。即、在比较例1的悬挂基板中 没有形成有金属薄膜15。在比较例2~4的悬挂基板中，金属薄膜15的厚度分别为200nm、 SOOnmW 及 lOOOnm。
[0102] 对制作成的实施例1~11W及比较例1~4的悬挂基板评价了性能。将评价结果表 示在表1中。在表1的性能的评价中，对于判定为频带特性W及密合性良好的例子标出表示 性能良好的"0"。另一方面，对于判定为频带特性或密合性不良的例子标出表示性能不良 的"X"。
[0103] [表 1] 「01041
[0105] 在频带特性的评价中，对在悬挂基板中传输的信号衰减3地时的频率进行了测定。胃 在此，若考虑磁盘的存储密度，则优选该频率为4.4G化W上。因此，对于频率为4.4G化W上 的例子，标出表示频带特性良好的"A"。另外，对于频率为4.9G化W上的例子，标出表示频 带特性特别良好的"0"。而且，对于频率为5.4GHzW上的例子，标出表示频带特性极其良好 的"◎"。另一方面，对于频率小于4.4G化的例子，标出表示频带特性不良的"X "。
[0106] 图9是使用显微镜拍摄到的悬挂基板的局部放大图像。在密合性的评价中，对于在 悬挂基板制作时的固化（日文：年二7 )工序（图6的(a) W及图8 (a)的工序）中覆盖层43没有 从写入用配线图案W1、W2、读取用配线图案R1、R2W及电源用配线图案P1、P2剥离的例子标 出表示密合性良好的"0"。在图9的(a)中示出了被评价为密合性良好的悬挂基板的图像。
[0107] 另一方面，对于覆盖层43从写入用配线图案W1、W2、读取用配线图案R1、R2或电源 用配线图案P1、P2剥离了的例子标出表示密合性不良的"X"。在图9的(b)中示出了被评价 为密合性不良的悬挂基板的图像。
[0108] 如表1所示，在实施例1~4的悬挂基板中，频带特性极其良好，密合性良好。在实施 例5~7的悬挂基板中，频带特性特别良好，密合性良好。在实施例8~11的悬挂基板中，频带 特性良好，密合性良好。因而，实施例1~11的悬挂基板的性能良好。
[0109] 另一方面，在比较例1的悬挂基板中，频带特性极其良好，但密合性不良。在比较例 2~4的悬挂基板中，密合性良好，但频带特性不良。因而，比较例1~4的悬挂基板的性能不 良。
[0110] 根据上述的结果确认出如下内容:在金属薄膜15的厚度为ISOnmW下的情况下，频 带特性良好。另外，确认出如下内容:在金属薄膜15的厚度小于IOOnm(本例中为90nmW下） 的情况下，频带特性特别良好。确认出如下内容:在金属薄膜15的厚度小于50nm(本例中为 40nmW下）的情况下，频带特性极其良好。而且，确认出如下内容:在金属薄膜15的厚度大于 Onm(本例中为IOnmW上）的情况下，密合性良好。
[0111] (7)权利要求的各构成要素和实施方式的各部分之间的对应关系
[0112] W下对权利要求的各构成要素和实施方式的各部分之间的对应的例子进行说明， 但本发明并不限定于下述的例子。
[0113] 在上述实施方式中，绝缘层41W及覆盖层43分别是第1绝缘层W及第2绝缘层的例 子，电源用配线图案P1、P2、读取用配线图案R1、R2或写入用配线图案W1、W2是配线图案的例 子。金属薄膜15是金属薄膜的例子，连接端子21~26、31~36是连接端子的例子，悬挂基板1 是配线电路基板的例子，端子部42bW及金属层44分别是第1导体层W及第2导体层的例子。
[0114] 作为权利要求的各构成要素，也能够使用具有权利要求所记载的结构或功能的其 他各种要素。
[011引产业上的可利用性
[0116]本发明能够有效地利用于各种配线电路基板。
【主权项】
1. 一种配线电路基板，其中， 该配线电路基板包括： 第1绝缘层； 配线图案，其形成于所述第1绝缘层上； 金属薄膜，其形成于所述配线图案上； 第2绝缘层，其以覆盖所述金属薄膜的方式形成于所述第1绝缘层上； 连接端子，其以与所述配线图案电连接且从所述第2绝缘层暴露的方式形成于所述第1 绝缘层上， 所述金属薄膜的厚度大于Onm且为150nm以下。2. 根据权利要求1所述的配线电路基板，其中， 所述金属薄膜的厚度小于l〇〇nm。3. 根据权利要求2所述的配线电路基板，其中， 所述金属薄膜的厚度小于50nm。4. 根据权利要求1~3中任一项所述的配线电路基板，其中， 所述金属薄膜的厚度为l〇nm以上。5. 根据权利要求1~4中任一项所述的配线电路基板，其中， 所述金属薄膜相对于所述第2绝缘层的密合力高于所述配线图案相对于所述第2绝缘 层的密合力。6. 根据权利要求5所述的配线电路基板，其中， 所述配线图案包括铜，所述金属薄膜包括镍、金、铂、银或锡。7. 根据权利要求1~6中任一项所述的配线电路基板，其中， 所述连接端子包括与所述配线图案连接成一体的第1导体层和形成于所述第1导体层 上的第2导体层， 所述第1导体层的厚度小于所述配线图案的厚度。8. -种配线电路基板的制造方法，其中， 该配线电路基板的制造方法包括： 在第1绝缘层上形成配线图案的工序； 在所述配线图案上形成金属薄膜的工序，该金属薄膜具有大于Onm且150nm以下的厚 度； 以覆盖所述金属薄膜的方式在所述第1绝缘层上形成第2绝缘层的工序； 以与所述配线图案电连接且从所述第2绝缘层暴露的方式在所述第1绝缘层上形成连 接端子的工序。9. 根据权利要求8所述的配线电路基板的制造方法，其中， 所述金属薄膜的厚度小于l〇〇nm。10. 根据权利要求9所述的配线电路基板的制造方法，其中， 所述金属薄膜的厚度小于50nm。11. 根据权利要求8~10中任一项所述的配线电路基板的制造方法，其中， 所述金属薄膜的厚度为l〇nm以上。12. 根据权利要求8~11中任一项所述的配线电路基板的制造方法，其中， 所述形成配线图案的工序包括形成与所述配线图案连接成一体的第1导体层的步骤， 所述形成金属薄膜的工序包括： 在所述配线图案上以及所述第1导体层上形成金属薄膜的步骤和去除金属薄膜的部分 的步骤，该金属薄膜的部分形成于所述第1导体层上， 所述形成连接端子的工序包括在所述第1导体层上形成第2导体层的步骤。13. 根据权利要求12所述的配线电路基板的制造方法，其中， 所述去除金属薄膜的部分的步骤包括去除所述第1导体层的与所述金属薄膜接触的表 面的步骤。14. 根据权利要求8~13中任一项所述的配线电路基板的制造方法，其中， 所述形成金属薄膜的工序包括利用非电解镀形成金属薄膜的步骤。
【文档编号】H05K3/00GK105939571SQ201610121160
【公开日】2016年9月14日
【申请日】2016年3月3日
【发明人】田边浩之, 山内大辅
【申请人】日东电工株式会社