用于液晶显示器的栅极驱动器的制作方法

专利名称：用于液晶显示器的栅极驱动器的制作方法
技术领域：
本发明涉及一种用于液晶显示器(IXD)的驱动器电路，特别是涉及一种栅极整合驱动电路(gate driver-on-array, GOA)结构。
背景技术：
薄膜晶体管液晶显示器(TFT IXD)大体而言包含一 IXD面板和一用以发光的背光单元。为简化制作显示面板(包含IXD面板)的过程，用以驱动显示面板的栅极驱动器电路会被整合于显示面板，且被配设在显示面板的外围电路区域。经整合后的栅极驱动器电路一般可称之为栅极整合驱动电路(gatedriver-on_array,GOA)结构。图1示出具有GOA结构的显示面板的一般布局。由于GOA结构为在显示面板上所制造，会占去一些显示面板的区域，而这会增加显示面板的外围区域。因此，需要提供无须占去显示面板的大片外围区域的栅极整合驱动电路。

发明内容
本发明提供了一种用以驱动显示面板(例如薄膜晶体管液晶显示器(TFT-1XD)面板)的栅极驱动器。栅极驱动器有多个栅极驱动器群组，用来提供栅极线信号给液晶显示器。每一栅极驱动器群组具有多个栅极驱动级，每一栅极驱动级具有多个栅极驱动器电路。每一栅极驱动器电路包含一主要驱动器和一输出区。主要驱动器用以提供充电信号给具有两个或两个以上输出电路的输出区，每一输出电路用以响应充电信号和频率信号提供栅极线信号。根据本发明的不同实施例，栅极驱动器电路使用较传统电路更少的开关元件，例如薄膜晶体管。当栅极驱动器整合于TFT-1XD显示面板并配设于围绕显示区域的外围区域内时，需要在栅极驱动器中减少或最小化开关元件的数量，使外围区域减小。因此，本发明的第一方式为一栅极驱动器电路，其包含一主要驱动器以及一输出区，主要驱动器用以响应一触发脉冲提供一充电信号，输出区包含多个输出电路经配置以接收充电信号，其中输出电路中的每一者用以响应充电信号与一相异频率信号提供一输出信号，前述输出电路包含第一输出电路与第二输出电路，其中第一输出电路所提供的输出信号响应充电信号与第一频率信号，而第二输出电路所提供的输出信号响应充电信号与在第一频率信号后的一第二频率信号。在本发明一实施例中，主要驱动器包含一第一开关元件，包含一输出端与一控制端，控制端经配置以接收触发脉冲，而输出端经配置以提供充电信号，第一开关元件响应触发脉冲操作于一导通状态；—第二开关兀件,包含一第一端、一第二端以及一控制端，其第一端电性连接第一开关元件的输出端，第二端连接一电压源，而控制端经配置以接收在触发脉冲后用以重置充电信号的一第二脉冲，其中第二开关元件响应第二脉冲操作于一导通状态，借以电性连接第一开关元件的输出端至该电压源；—第三开关元件，包含一第一端、一第二端以及一控制端，第二端连接电压源，控制端连接第一开关元件的输出端，其中第一端经配置以接收第一频率信号，而其中第三开关元件响应充电信号操作于一导通状态；以及—第四开关兀件，包含一第一端、一第二端以及一控制端，第一端连接第一开关兀件的输出端，第二端连接电压源，控制端经配置以接收第一频率信号。在本发明一实施例中，主要驱动器还用以响应第二脉冲提供一重置信号。在本发明一实施例中，前述输出电路的每一者都包含一第一开关电路以及一第二开关电路，第一开关电路包含一输入端、一输出端以及一控制端，第一开关电路响应该控制端所接收的充电信号操作于一导通状态，其中当第一开关电路操作于导通状态时，输入端经配置为接收相异频率信号，而输出端经配置为提供输出信号；另，第二开关电路包含一第一端、一第二端以及一控制端，其中第二开关电路的第一端电性连接第一开关电路的该输出端，第二开关电路的第二端电性连接电压源，而其中第二开关电路响应第二开关电路的控制端所接收的重置信号操作于一导通状态，得以有效连接第一开关电路的输出端至电压源。此外，前述输出电路的每一者还包含一第三开关电路，包含一第一端、一第二端、以及一控制端，其中第三开关电路的第一端电性连接第一开关电路的输出端，第三开关电路的第二端电性连接电压源，而其中第三开关元件响应第三开关电路的控制端的一输入信号操作于一导通状态，其中输入信号与相异频率信号互补。根据本发明不同实施例，第一频率信号和第二频率信号在时间上部分重叠。本发明的第二方式为一种栅极驱动器，其包含多个栅极驱动级，这些栅极驱动级的每一者包含一主要驱动器，用以响应一触发脉冲提供一充电信号；以及—输出区,包含多个输出电路经配置以接收充电信号与一相异频率信号，输出电路包含至少一个第一输出电路与一第二输出电路，第一输出电路经配置为响应充电信号与一第一频率信号提供一第一输出信号，第二输出电路经配置为响应充电信号与在第一频率信号后的一第二频率信号提供一第二输出信号，其中第一频率信号与第二频率信号在时间上部分重叠。在本发明一实施例中，由第一输出电路所提供的输出信号响应充电信号及第一频率信号，而由第二输出电路所提供的输出信号响应充电信号及一位于第一频率信号后的第二频率信号。在本发明一实施例中，主栅极驱动器包含一第一开关元件，包含一输出端与一控制端，控制端经配置为接收触发脉冲，而输出端经配置为提供充电信号，第一开关元件响应触发脉冲操作于一导通状态；—第二开关兀件,包含一第一端、一第二端以及一控制端，第一端电性连接第一开关元件的输出端，第二端连接一电压源，控制端经配置以接收在触发脉冲后用以重置充电信号的一第二脉冲，其中第二开关元件响应第二脉冲操作于一导通状态，借以电性连接第一开关元件的输出端至电压源；一第三开关元件，包含一第一端、一第二端以及一控制端，第二端连接电压源，控制端连接第一开关元件的输出端，其中第一端经配置以接收第一频率信号，而其中第三开关元件响应充电信号操作于一导通状态；以及—第四开关兀件，包含一第一端、一第二端以及一控制端，第一端连接第一开关兀件的输出端，第二端连接电压源，控制端经配置以接收第一频率信号。在本发明一实施例中，主要驱动器还用以接收在触发脉冲之后的第二脉冲，以重置前述的充电信号。在本发明另一实施例中，主要驱动器还包含一主要输出电路，其经配置为响应充电信号与一频率信号提供一主要输出信号，其中前述栅极驱动级包含Q级，前述Q级中每一者经配置为提供N个序列输出信号，其中前述Q级包含一第一级与一第二级，且前述Q级以串行方式配置使得第一级的第一输出信号与第二级的第一输出信号彼此偏移了N时间单位，其中该第一级的该主要输出信号经配置为提供该触发脉冲至该第二级中的主要驱动器，其中Q与N为大于I的正整数。在本发明的不同实施例中，前述输出电路的每一者皆包含一开关元件以及一放电单元，其中开关元件响应充电信号操作于一导通状态，开关元件包含一输入端以及一输出端，当开关元件操作于一导通状态时，输入端用以接收相异频率信号，输出端用以提供一输出信号；另，放电单元电性连接开关元件的输出端，放电单元经配置为接收与频率信号互补的一输入信号，以重置输出信号。此外，前述输出电路的每一者包含—第一开关电路，包含一输入端、一输出端以及一控制端，第一开关电路响应控制端所接收的充电信号操作于一导通状态，其中当第一开关电路操作于导通状态时，输入端经配置为接收相异频率信号，而输出端经配置为提供输出信号；—第二开关电路，包含一第一端、一第二端以及一控制端，其中第二开关电路的第一端电性连接第一开关电路的输出端，且第二开关电路的第二端电性连接电压源，而其中第二开关电路响应第二开关电路的控制端所接收的重置信号操作于一导通状态，得以有效连接第一开关电路的输出端至电压源；以及一第三开关电路，包含一第一端、一第二端以及一控制端，其中第三开关电路的第一端电性连接第一开关电路的输出端，且第三开关电路的第二端电性连接电压源，而其中第三开关元件响应第三开关电路的控制端的一输入信号操作于一导通状态，其中输入信号与相异频率信号互补。本发明的第三方式为驱动显示面板的方法，显示面板包含一显示区域，显示区域包含一薄膜晶体管阵列，薄膜晶体管阵列用以接收在多个栅极线中的栅极线信号，以控制像素阵列。此方法包含提供一栅极线驱动器，以产生栅极线信号以驱动薄膜晶体管阵列，栅极线驱动器包含多个栅极驱动级，此些栅极驱动级的每一者包含一主要驱动器与一输出区，输出区包含多个输出电路；提供一触发脉冲至主要驱动器以产生响应触发信号的一充电信号；提供多个序列频率信号至输出区；以及提供充电信号与序列频率信号中的相异一者至输出电路的每一者，用以产生前述栅极线信号的一者，其中序列频率信号经配置为在时间上彼此互相重叠。在本发明的一实施例中，此方法还包含
配置栅极线驱动器于Q个栅极驱动级中，前述Q级的每一者用以提供N个序列输出信号，N个序列输出信号包含第一输出信号与在第一输出信号后的最终输出信号,其中前述Q级包含第一级与最终级，前述Q级以串行方式配置，使得第一级的第一输出信号与最终级的最终输出信号彼此偏移(QxN-1)时间单位，其中Q与N为大于I的正整数。在本发明的另一实施例中，此方法还包含配置栅极线驱动器于Q个栅极驱动级中，前述Q级的每一者经配置为提供N个序列输出信号，N个序列输出信号包含第一输出信号与在第一输出信号后的最终输出信号,其中前述Q级包含第一级与第二级，前述Q级以串行方式配置，使得第一级的第一输出信号与第二级的第一输出信号彼此偏移N个时间单位，而其中第一级的N个序列输出信号的一者经配置为提供触发脉冲至第二级内的主要驱动器，其中Q与N为大于I的正整数。在不同的实施例中，此方法还包含配置栅极线驱动器于多个栅极线群组，每一群组包含P条栅极线，前述栅极驱动级包含Q个栅极驱动级以提供P条栅极线，而Q个栅极驱动级的每一者包含R个输出电路，经配置以接收R个序列频率信号，用以提供R个序列输出信号，P、Q与R为大于I的正整数，其中R个频率信号包含第一频率脉冲与紧接在第一频率脉冲后的第二频率脉冲，而其中第一频率脉冲与第二频率脉冲彼此偏移一时间单位，其中主要驱动器还用以接收在触发脉冲后用以重置充电信号的重置脉冲，其中触发脉冲与该重置脉冲彼此偏移P个时间单位。此外，第一频率脉冲在触发脉冲之后，使得触发脉冲与第一频率脉冲偏移一时间周期，此时间周期由[(P/2)-R+l]决定，其中当[(P/2)-R+l]等于I时，时间周期等于一时间周期，且当[(P/2)-R+l]大于I时，时间周期等于M时间周期，而M为从I至[(P/2)-R+l]的正整数。在本发明不同的实施例中，其中序列频率信号包含N个序列频率信号，前述输出电路包含N个输出电路，这N个输出电路经配置为接收N个序列频率信号，以提供N个序列输出信号，其中N个序列频率信号包含第一频率脉冲与在第一频率脉冲后的第二频率脉冲，其中第一频率脉冲与第二频率脉冲彼此偏移一时间单位，并且其中第一频率脉冲在触发脉冲之后，使得触发信号与第一频率脉冲彼此偏移至少一时间单位，其中N为大于I的正整数。在本发明的一实施例中，显示区域经配置于一基板的第一区上，而栅极线驱动器被配设于基板上与第一区相邻的第二区。在本发明的另一实施例中，显示区域经配置于基板的第一区上，显示区域包含第一侧与相异的第二侧，而其中前述栅极线包含第一组栅极线与第二组栅极线，该方法还包含将前述栅极驱动级配置为第一组栅极驱动级以及第二组栅极驱动级；配设第一组栅极驱动级于基板上与显示区域的第一侧相邻的第二区中，以提供栅极线信号予第一组栅极线；以及配设第二组栅极驱动级于基板上与显示区域的第二侧相邻的第三区中，以提供栅极线信号予第二组栅极线。


图1示出现有技术的具有整合栅极驱动电路区域于邻侧的显示面板；图2为根据本发明一实施例所示出的显示面板；图3为根据本发明一实施例所示出的栅极驱动器群组中的多条栅极线；图4为根据本发明一实施例所示出的栅极驱动器群组中的一驱动级；图5示出栅极线信号与频率信号之间时态关系的时序图；图6为根据本发明一实施例所示出的栅极驱动器群组中的四个驱动级；图7为根据图6的栅极驱动器群组所示出的栅极线信号和频率信号之间时态关系的时序图；图8为根据本发明另一实施例所示出的栅极驱动器群组中的两驱动级；图9为根据本发明一不同实施例所示出的栅极驱动器群组中的两驱动级；图1Oa为根据图8的栅极驱动器群组所示出的栅极线信号与频率信号之间时态关系的时序图；图1Ob为根据图9的栅极驱动器群组所示出的栅极线信号与频率信号之间时态关系的时序图；图11为根据图9的栅极驱动器群组所示出的驱动级中栅极线信号与不同信号点之间时态关系的详细时序图；图12为根据本发明一实施例所示出的栅极驱动器群组中的三个驱动级；图13a至图13c根据本发明的三个不同实施例示出三个栅极驱动器群组中的驱动级；图14示出栅极线驱动器及其经划分后的栅极驱动器群组；图15示出栅极驱动器群组及其经划分后的栅极驱动级；图16示出一栅极驱动级中的不同电路；图17a和图17b示出不同稳定元件，其中信号输入可通过这些稳定元件由主要驱动器所接收；图18a至图18d示出不同栅极驱动器电路中的栅极驱动器状态之间的关联；图19示出主要驱动器中的不同输入单元；图20为根据本发明一不同实施例所示出的栅极驱动器电路；图21a和图21b示出如图20中所示的一连串栅极驱动级之间的连接关系；图22根据本发明一实施例示出用以提供栅极线信号至显示区域的两个栅极驱动器电路及其操作示意图；图23示出两个栅极驱动器电路中的栅极驱动级如何经配置以提供栅极线信号；图24示出由栅极驱动级所提供的栅极线的时序图；图25为根据本发明另一实施例所示出的栅极驱动器电路；图26示出不同信号之间的关系的时序图；图27示出如图25所示的一连串栅极驱动级之间的连接关系；图28示出两个栅极驱动器电路中的栅极驱动级如何经配置以提供栅极线信号；图29示出由栅极驱动级所提供的栅极线的时序图；图30为根据本发明一实施例所示出的栅极驱动器电路的框图；图31为根据本发明一实施例所示出的驱动显示面板的方法的流程图。
附图标记10 :显示面板20 :显示区域30、30L、30R:栅极驱动器电路80 : 栅极驱动器群组IooUoo1Uoo2^ ...、iooK、ioo1L、ioo2L、...、ioo1K、ioo2K、…、ioo，、ioo，pioo，2、…、100，1L、100，2L、…、100’ 1K、100’2K、...、100，，栅极驱动级150、150’、151 :主要驱动器152 :充电信号(Boost信号)154 :频率脉冲160、160，输入单元162、164、172、174、182、184、212、222、224 :开关单元166、168 :信号输入端170 :放电单元176、214、226 :频率信号输入端180 :稳定元件186 电容200:多输出电路210,2100,210^210^2103^ …、2106:子输出电路215 :拉升单元220 :拉降单元230:输出端
具体实施例方式于现有技术中，显示器面板(例如IXD面板)由多个像素所组成，这些像素以行和列(或线)构成的二维阵列形式配置。每一条线上的像素都经由一栅极线信号启动或充电，且此栅极线信号由栅极线驱动器所提供。在此，对一条栅极线上的像素进行充电的时间由H来表示。这些栅极线信号典型地是响应多个频率信号CK1、CK2、…以及互补的频率信号XCK1、XCK2、…由一栅极驱动器电路所产生。如图2所示，显示面板10包含显示区域20和栅极驱动器电路30。栅极驱动器电路30经由多条栅极线G1、G2、…提供栅极线信号至显示区域20。根据本揭示内容的一实施例，栅极驱动器电路30包含多个栅极驱动级KKVIOO2,…，每一栅极驱动级IOOk提供n条栅极线。栅极驱动器电路30中的栅极驱动级数量和每一级中的栅极线数量，可随着本揭示内容的不同实施例而改变。此外，根据本揭示内容的不同实施例，前述栅极驱动级分为多个栅极驱动器群组，而在每一栅极驱动器群组中驱动级的数量与栅极线的数量是依据各实施例所决定。如图6所示的实施例，一个栅极驱动器群组具有四级IoO1UOO2UOO3和IOO4，每一级响应六个频率信号于三条栅极线提供栅极线信号。图4示出在图3中栅极驱动器群组中的其中一级，其中图3示出四级的频率信号与栅极线。如图3所示，第一级与第二级响应频率信号CK1、…、CK6产生栅极线信号，而第三级与第四级则响应互补频率信号XCK1、…、XCK6产生栅极线信号。在本例中，由于互补频率信号XCK1、…、XCK6与CK7、…、CK14相同，故在此这些互补频率信号同样可意指频率信号以供使用。如图3、图4和图6所示的实施例，一个栅极驱动器群组用以为四个栅极驱动级中的十二条栅极线产生栅极线信号，其中每一栅极驱动级具有三条栅极线。图4根据本揭示内容的一实施例示出一种例示的栅极驱动级。如图4所示,栅极驱动级100包含两部分一主要驱动器150和一多输出电路200。多输出电路200包含三个子输出电路210^2102和2103以提供三个栅极线信号G[N]、G[N+1]和G[N+2]。多输出电路200具有六个频率输入端以接收频率信号CK1、CK2、CK3、XCK1、XCK2和XCK3。主要驱动器150具有三个输入端以接收频率信号CKl和栅极线信号G[N-3]、G[N+9]，且主要驱动器150具有两输出端,其分别以Boost和node2表不,用以提供一充电信号脉冲和一频率脉冲。借由下述如图9和图16所示的实施例相关操作原理的叙述，即可明白得知充电信号脉冲和频率脉冲如何用以产生栅极线信号。图5是一时序图，其示出如图4和图6所示实施例中栅极线信号和频率信号的时态关系。特定而言，如图4所示的栅极驱动级100代表如图6所示的栅极驱动器群组的第一级。如图5所示，栅极线信号与频率信号的脉冲宽度等同于6H，其中H是充电一条线上像素的时间。在此实施例中的脉冲宽度等同于PH/2，P是在栅极驱动器群组中的栅极线数量。如图所示，序列频率信号CKl和CK2偏移了 IH的时间。相似地，序列栅极线信号G[l]和G[2]也偏移了 IH的时间，栅极线信号G[l]与频率信号CKl其中之一频率脉冲同步。图6示出在栅极驱动器群组80中具有十二条栅极线的四个栅极驱动级，响应十二个频率信号CK1、CK2、…、CK6、XCK1、XCK2、…、XCK6以提供十二个序列栅极线信号G[N]至G[N+11]。如图6所示，此栅极驱动器群组80具有四个栅极驱动级IOOp 1002、IOO3和1004。第一级1001响应输入频率信号CK1、CK2、CK3、XCK1、XCK2、XCK3与两个输入栅极线信号G[N-3]、G[N+9]，产生栅极线信号G[N]至G[N+2]。第二级IOO2响应输入频率信号CK4、CK5、CK6、XCK4、XCK5、XCK6与两个输入栅极线信号G [N]、G [N+12]，产生栅极线信号G [N+3]至G[N+5]。第三级1003响应输入频率信号XCKl、XCK2、XCK3、CKl、CK2、CK3与两个输入栅极线信号6[奸3]、6[奸15]，产生栅极线信号6[奸6]至G[N+8]。第四级1004响应输入频率信号XCK4、XCK5、XCK6、CK4、CK5、CK6与两个输入栅极线信号G[N+6]、G[N+18]，产生栅极线信号G[N+9]至G[N+11]。需注意的是，输入栅极线信号的选择随实施例而变化，并且输入栅极线信号G[N-3]来自于先前的栅极驱动器群组,输入栅极线信号G[N+12]、G[N+18]来自于一随后的栅极驱动器群组。频率信号CK1、CK2、...、CK6、XCK1、XCK2、…、XCK6和栅极线信号G[1]、G[2]、…、G[6]的时序图如图7所不。图8示出本揭示内容的另一实施例。在此实施例中，每一栅极驱动器群组具有两个栅极驱动级，以响应六个频率信号CK1、CK2、CK3、XCK1、XCK2、XCK3产生六个栅极线信号G[N]至G[N+5]。如图8所示，第一级响应输入频率信号CKl、CK2、CK3、XCKl、XCK2、XCK3与栅极线信号G[N-1]、G[N+5]，产生栅极线信号G[N]至G[N+2]。第二级响应输入频率信号XCK1、XCK2、XCK3、CK1、CK2、CK3 与栅极线信号 G[N+2]、G[N+8]，产生栅极线信号 G[N+3]至G[N+5]。图9示出本揭示内容的又一实施例。在此实施例中，每一栅极驱动器群组具有两个栅极驱动级，以响应十二个频率信号CK1、CK2、...、CK6、XCK1、XCK2、...、XCK6产生十二个栅极线信号G[N]至G[N+11]。如图9所示，第一级响应输入频率信号CK1、CK2、…、CK6、XCK1、XCK2、 、乂0(6与栅极线信号6[^1]、6[奸11]，产生栅极线信号6間至G[N+5]。第二级响应输入频率信号XCKl、XCK2、…、XCK6、CKl、CK2、…、CK6与栅极线信号G[N+5]、G[N+17]，产生栅极线信号G[N+6]至G[N+11]。图1Oa为一时序图，其根据图8的栅极驱动器群组示出栅极线信号与频率信号之间的时态关系。图1Ob为一时序图，其根据图9的栅极驱动器群组示出栅极线信号与频率信号之间的时态关系。如图8所示的实施例，在一个栅极驱动器群组中有六条栅极线，或P=6。频率信号CK1、CK2和CK3的脉冲宽度为3H，而多个序列频率信号之间的时间偏移为1H。如图9所示的实施例，在一个栅极驱动器群组中有十二条栅极线，或是P=12。频率信号CK1、CK2、-XK6的脉冲宽度为6H，而多个序列频率信号之间的时间偏移为1H。图11根据图9的栅极驱动器群组示出驱动级中栅极线信号与不同信号点之间的时态关系的详细时序图。图9与图11用以示出及说明本揭示内容的原理。如同任一栅极驱动级，图9所示的栅极驱动器群组的第一级IOO1包含主要驱动器150与多输出电路200。在本实施例中，多输出电路200包含六个子输出电路->2106以提供六个栅极线信号G[N]、G[N+1]、…、G[N+5]。多输出电路200具有十二个频率输入端，以接收频率信号CKl、CK2、…、CK6、XCK1、XCK2、…、XCK6。主要驱动器150具有三个输入端以接收频率信号CKl和栅极线信号G[N-1]、G[N+11]。主要驱动器150又具有两个输出端，以Boost与node2表示，以提供一充电信号脉冲与一频率脉冲。主要驱动器150包含四个开关单元Ml至M4以及可选择性配置的二极管Dl和D2，以调节输入频率信号CKl。每一子输出电路包含三个开关单元M5、M6 和 M7。在主要驱动器150内，开关单元M4和Ml形成一输入单元。开关单元M4电性连接输入栅极线信号G[N-1]，用以对Boost信号开始充电过程(见图11)。开关单元Ml电性连接另一输入栅极线信号G[N+11],用以放电Boost信号。开关单兀M2和M3形成一放电单元，开关单元M2电性连接Boost信号，一旦Boost信号位准一经充电，开关单元M2便处于导通状态，将node2的位准拉降至电位Vss，而开关单元M3则处于非导通状态，使得Boost信号与Vss得以不同。开关单元M3电性连接频率信号CKl，使其能在频率信号CKl通过之后降低Boost信号。当Boost信号为低位准而频率信号CKl为高位准时，node2位准为高位准。输入栅极线信号G[N-1]也可作为触发脉冲，响应频率信号CKl至CK6以起始栅极线信号G[N]至G[N+5]的产生。在触发脉冲G[N_1]之前，Boost信号被拉降至电压位准Vss。在触发脉冲G[N-1]和频率信号CKl之间，Boost信号位准经IH的时间区间进行预先充电。在每一子输出电路21(^210^…、2106中，只要Boost信号位准一经预先充电，开关单元M7便处于导通状态，并作为拉升单元，用以响应频率信号起始栅极线信号。如此一来，每一栅极线信号G[N]、G[N+1]、 > G[N+5]便可响应序列频率信号CKl、CK2、…、CK6依序产生。如图11所示，频率信号CK1、CK2、…、CK6依序增加Boost信号的位准。开关单元M5作为拉降单元，用以确保栅极线信号会响应XCKl至XCK6被拉降到Vss。此外，当开关单元M6在导通状态时，栅极线信号也会被拉降至Vss。每一栅极线信号G[N]至G[N+5]会响应个别的频率信号CKl至CK6，产生在触发脉冲G[N-1]之后。图12根据本发明的一实施例示出在一栅极驱动器群组中的三个栅极驱动级。在每一级中，两个栅极线信号响应四个频率信号产生于两条栅极线。依此，具有栅极驱动器群组所提供的栅极线信号于其上的栅极线的数量是六条。
图13a至图13c示出在一栅极驱动器群组中用以于十二条栅极线提供栅极线信号的三个不同栅极驱动级，其为图4所示栅极驱动级的变化实施例。在图13a所示的实施例中，开关单元M3从主要驱动器150中移除，每一子输出电路具有它们各自的开关单元M3。在图13c所示的实施例中，开关单元M5从每一子输出电路中移除。图13b所示的实施例中，接收到频率信号CK2和CK3的开关单元M7由一较大的开关单元M7和一更大的开关单元M7所取代。图13b所示的实施例中，栅源极电容Cgs被提供至每一开关单元M7。需注意的是，在每一栅极驱动级中提供多于一条的栅极线时，可以减少在整个栅极驱动器电路30中所使用的薄膜晶体管(TFT)数量。因此，可缩小GOA结构的尺寸。根据不同的实施例，本发明提供了可缩小GOA结构尺寸的栅极驱动器电路。如图14所示，栅极驱动器电路30包含m个栅极驱动器群组SOpSOy…，其中m是大于I的正整数。每一栅极驱动器群组用以在P条栅极线上产生栅极线信号。如图15所示，每一栅极驱动器群组80包含Q个栅极驱动级IOO1UOOy…，其中Q为大于I的正整数。每一栅极驱 动器群组用以在R条栅极线上产生栅极线信号，使得P= = QX R，其中R为大于I的正整数。在图4、图6和图13a至图13c所示的实施例中，P=12，Q=4，且R= 3。在图8所示的实施例中，P=6,Q=2,且R=3。在图9所示的实施例中，P=12,Q = 2,且R = 6。在图12所示的实施例中，P=6，Q=3，且 R=2。如图16所示，栅极驱动级100包含主要驱动器150和多输出电路200。多输出电路200包含多个子输出电路…。主要驱动器150包含输入单元160，于第一信号输入端166与第二信号输入端168接收两个输入信号。输入单兀160包含第一开关单兀162以及第二开关单元164，其中第一开关单元162电性连接第一信号输入端166，而第二开关单元164电性连接第二信号输入端168以及参考电压位准Vss。第一开关单元162连接第二开关单元164，以提供Boost信号152。主要驱动器150还包含放电单元170，且放电单元170具有频率信号输入端176用以接收频率信号。放电单元170包含了第三开关单元172，其电性连接“Boost”信号或充电信号152以及参考电压位准Vss，以提供“node2”信号或频率脉冲154。第三开关单元172经配置自频率信号输入端176通过选择性的稳定元件180接收频率信号，以调节频率脉冲154。放电单元170可包含第四开关单元174，其电性连接频率脉冲154与参考电压位准Vss，且开关单元174电性连接充电信号152以控制充电信号152的充电位准。每个子输出电路210包含拉升单元215以及拉降单元220。拉升单元215包含第五开关单元212，其电性连接充电信号152以及频率信号输入端214处的频率信号，用以于输出端230提供一栅极线信号。拉降单元220包含第六开关单元222，其电性连接频率脉冲154及参考电压位准Vss，以于输出端230拉降栅极线信号。拉降单元220可包含第七开关单元224，其电性连接参考电压位准Vss以及频率信号输入端226，以接收互补频率信号，调节于输出端230的栅极线信号。如图6所示的第一级IOO1中，第一栅极线信号是G [N]，而输入到开关单元M4的栅极线信号是G [N-3]。如图8和图9所示的第一级IOO1中，第一栅极线信号是G [N]，而输入到开关单元M4的栅极线信号是G[N-1]。图12中所示的第一级IOO1中，第一栅极线信号是G[N]，而输入到开关单元M4的第一栅极线信号是G[N-2]。输入栅极线信号的选择是由在Boost信号位准中预先充电的程度来决定的。如图11所示，Boost信号位准在G[N]产生前已被预先充电一段IH的时间。由于栅极线信号G[N-1]比栅极线信号G[N]先行IH的时间，因此栅极线信号G[N-1]可作为第一级IOO1的触发脉冲。通常来说，预先充电的时间可由[(P/2)-R+l]XH来决定。在图8的实施例中，该状况为P=6，R=3，而预先充电时间为1H。在图9的实施例中，P=12，R=6，而预先充电时间为1H。在图6的实施例中，P=12，R=3，预先充电的时间可为4H。栅极线信号G[N-4]、G[N-3]、G[N_2]和G[N_1]中的任一者都可能作为第一级IOO1的触发脉冲来使用，使得Boost信号位准得以被预先充电至少IH的时间。在图12的实施例中，P=6，R=2，预先充电时间可为2H。栅极线信号G[N-2]或G[N_1]都可能作为第一级IOO1的触发脉冲，使得Boost信号位准得以经预先充电至少IH的时间。至于传送至开关单元Ml而用以放电“Boost”信号的栅极线信号，则是由每一栅极驱动器群组中的触发脉冲以及栅极线的个数(P)所决定的。在图6中，至M4的触发脉冲为G[N-3]且P=12，而至Ml的栅极线信号是G[N+9]。在图8中，至M4的触发脉冲为G[N_1]且P=6，而至Ml的栅极线信号是G[N+5]。在图9中，至M4的触发脉冲为G[N-1]且P=12，而至
Ml的栅极线信号是G[N+11]。在图12中，至M4的触发脉冲为G[N-2]且P=6，而至Ml的栅极线信号是G[N+4]。需要注意的是，如图16所示的稳定元件180是选择性配置的。如图17a所示，它可以由两个开关单元182和184来组成，如图17b所示，它也可以由电容186来替换。图18a至图18d示出在各种栅极驱动器电路中栅极驱动器的状态以及各种触发脉冲的选择之间的关联。图18a和图18b示出图12所示的栅极驱动器群组，其中P=6，Q=3,R=2。在图18a中，G[N-2]作为至第一级1001的触发脉冲，如此一来，Boost信号位准的预先充电时间为2H。在图18b中，G[N-1]作为触发脉冲，而Boost信号位准的预先充电时间为1H。图18c和图18d示出图6中的栅极驱动器群组，而P=12，Q=4，R=3。在图18c中，G[N-3]作为至第一级IOO1的触发脉冲。如此一来，Boost信号位准的预先充电时间为3H。在图18d中，G[N-2]作为触发脉冲，而Boost信号位准的预先充电时间为2H。此外，G[N_1]也可能作为至第一级IOO1的触发脉冲。图19示出主要驱动器150中不同的输入单元。如图16所示，输入单元160具有两个信号输入端166和168，用以接收两个栅极线信号，以控制开关单元162和164。开关单元162的源极/漏极端其中之一也连接到信号输入端166，且开关单元164的源极/漏极端其中的一连接到Vss。在图19中，输入单元160’也有两个信号输入端166和168，接收两个栅极线信号，以控制开关单元162和164。开关单元162的源极/漏极端其中之一连接到一参考电压位准H，而开关单元164的源极/漏极端其中之一则连接到另一参考电压位准L0上述输入单元160’用于如图20与图22所示的驱动电路中。图20为根据本发明不同实施例所示出的栅极驱动器电路。在图20所示的实施例中，驱动级100’可被认为是驱动器群组中唯一的一级。由于在每一群组中皆仅有Gln和G2n这两条栅极线，因此？=2，9=1，1 =2。频率信号CKl和CK2的脉冲宽度为1H，且CKl和CK2之间彼此偏移H/2的时间。驱动级100’具有主要驱动器150’以及多输出电路200，其中多输出电路200包含子输出电路210:和子输出电路2102，分别用以输出栅极线信号G[In]和栅极线信号G[2n]。栅极线信号G[ln]和G[2n]与频率信号CKl和CK2同时提供，因此，栅极线信号G[ln]和G[2n]也有着H/2时间的重叠。主要驱动器150’具有输入端G[N_1]以接收触发脉冲(在此G[N-1]也可泛指触发脉冲)，使其允许M4单元开始充电Boost信号位准。主要驱动器150’另有输入端G[N+1]以接收栅极线信号(在此G[N+1]也可泛指栅极线信号)，使其让开关单元Ml对Boost信号进行放电。驱动级100’中栅极线信号G[ln]或栅极线信号G[2n]皆可作为至下一驱动级的触发脉冲。图21a和图21b示出如图20中所示的一连串栅极驱动级间的连接。如图21a所示，自驱动级100’ I至下一驱动级100’ 2的触发脉冲为Output 1-b。驱动级100’ I的栅极线信号G[ln]或G[2n]皆可作为传送至驱动级100’2的输入端G[N_1]的触发脉冲，而其差别在于Boost信号的预先充电时间为IH或H/2。在一驱动级中的栅极线信号G[2n]和其随后驱动级中的栅极线信号G[ln]彼此的重叠时间为H/2。图21b所示为一驱动级的栅极线信号G[2n]作为传送至下一驱动级的触发脉冲。如图22所示，栅极驱动级也有可能以不同的方式作配置。不同于如图2所示将 栅极驱动器电路30放置在显示区域20 —侧的配置，于图22中，栅极驱动器电路30L被设置在显示区域20的左侧，而另一栅极驱动器电路30R被设置在显示区域20的右侧。每个栅极驱动器电路30L、30R可类似图21b所示的栅极驱动器电路30。在图22所示的实施例中，栅极驱动级IOO'lUOO’p…用以提供栅极线信号给栅极线G1、G3、G5、…，而100’1K、100’2K、…用以提供栅极线信号给栅极线G2、G4、G6、…。图22所示的栅极驱动器的配置可以图23所示的方式来简化说明。在图23中，SR1_L1和SR1_L2之间的箭头指示出在栅极驱动器100’ 1L (SR1_L1)中的栅极线信号其中一者用以作为至下一栅极驱动器100’ 2L(SR1_L2)的触发脉冲。图24中的时序图示出图23中栅极线驱动配置中的四相位配置。图25为根据本发明另一实施例所示出的栅极驱动器电路。在图25的实施例中，栅极驱动级100”包含三个子输出电路SIOqJIO1和2102。子输出电路SlO1JlO2为多输出电路200的一部分，而输出端Output I和Output 2用以提供栅极线信号。如图25所示，子输出电路21(^为主要驱动器151的一部分，而Output 0作为至下一栅极驱动级的触发脉冲。在此实施例中，频率信号CK的脉冲宽度大于每一频率信号CKl和CK2的脉冲宽度。此夕卜，频率信号CKl和CK2的信号周期和频率信号CK的信号周期一致。如图26所示，频率信号CKl和CK2的脉冲宽度等同于频率信号CK脉冲宽度的一半。栅极驱动级之间的连接关系示出于图27，其类似于图21a中所示的配置。栅极驱动级100”也可以不同方式作配置，其类似于图23的配置方式。如图28所示，栅极驱动级SR1_L1、SR1_L2、…用以提供栅极线信号给栅极线G1、G3、G5、…，同时栅极驱动级SR1_R1、SR1_R2、…用来提供栅极线信号给栅极线G2、G4、G6、…，且每个栅极驱动级SR1_L1、SR1_L2、…、SR1_R1、SR1_R2、…可类似于图25所示的栅极驱动级100”。在图28中，栅极驱动级SR1_L1和SR1_L2之间的箭头指在栅极驱动级SR1_L1的主要驱动器151中的Output 0用来作为至下一栅极驱动级SR1_L2的触发脉冲。栅极驱动级SR1_R1和SR1_R2之间的箭头指SR1_R1的主要驱动器151中的Output 0用来作为至下一栅极驱动级SR1_R2的触发脉冲(见图25)。如图29所示出在栅极线驱动配置中的四相位配置的时序图，与如图24所示的时序图类似。如不同实施例所揭示，本发明在栅极驱动器中使用少数的开关元件，特别是当栅极驱动器整合于显示面板中作为整合栅极驱动电路结构时。在栅极驱动器中使用越少的开关元件可以减少显示面板的周围面积。因此，本发明提供了一栅极驱动器电路(30、30L或30R)，其包含一主要驱动器(150、150，或151)以及一输出区200，主要驱动器(30、30L或30R)用以响应一触发脉冲提供充电信号，输出区200包含多个用以接收充电信号的输出电路(210 JIOqJIO1JIO2…、2106)，其中输出区200中每个输出电路用以响应充电信号和频率信号提供输出信号。每一输出电路皆包含为响应充电信号可操作于导通状态的开关元件，开关元件包含了一输入端和一输出端，当开关元件操作于导通状态时，输入端用以接收频率信号，而输出端用以提供输出信号。如图30所示为根据本发明一实施例所示出的栅极驱动器电路的框图，该栅极驱动器电路30包含一主要驱动器150，用以响应一触发脉冲提供一充电信号；以及一输出区200，包含多个输出电路经配置以接收该充电信号，其中该些输出电路中
的每一者用以响应该充电信号与一相异频率信号提供一输出信号，该些输出电路包含一第一输出电路210i与一第二输出电路2102，其中，该第一输出电路21(^所提供的该输出信号响应该充电信号与一第一频率信号，以及该第二输出电路2102所提供的该输出信号响应该充电信号与在该第一频率信号后的一第二频率信号，其中该主要驱动器150包含—第一开关兀件M4,包含一输出端与一控制端,该控制端经配置以接收该触发脉冲，而该输出端经配置以提供该充电信号，该第一开关元件M4响应该触发脉冲操作于一导通状态；一第二开关兀件Ml,包含一第一端、一第二端以及一控制端，该第一端电性连接该第一开关元件M4的该输出端，该第二端连接一电压源，该控制端经配置以接收在该触发脉冲后用以重置该充电信号的一第二脉冲，其中该第二开关元件Ml响应该第二脉冲操作于一导通状态，借以电性连接该第一开关元件M4的该输出端至该电压源；一第三开关元件M2，包含一第一端、一第二端以及一控制端，该第二端连接该电压源，该控制端连接该第一开关元件M4的该输出端，其中该第一端经配置以接收该第一频率信号，而其中该第三开关元件M2响应该充电信号操作于一导通状态；以及—第四开关兀件M3,包含一第一端、一第二端以及一控制端，该第一端连接该第一开关元件M4的该输出端，该第二端连接该电压源，该控制端经配置以接收该第一频率信号。根据本发明的一实施例，每一输出电路还包含一放电单兀，其电性连接开关兀件的输出端，放电单元经配置以接收与频率信号互补的输入信号，用以重置输出信号，而主要驱动器还用以接收在触发脉冲之后的第二脉冲，以重置前述的充电信号。本发明也提供了一栅极驱动器，包含多个栅极驱动级以及一输出区，其中每一栅极驱动级包含一主要驱动器，用以响应一触发脉冲提供充电信号，而输出区包含多个输出电路，用以接收充电信号，输出区中的每个输出电路用以响应充电信号和频率信号提供一输出信号。根据本发明的一实施例，栅极驱动器包含多个栅极驱动级，该些栅极驱动级的每一者包含一主要驱动器，用以响应一触发脉冲提供一充电信号；以及
一输出区，包含多个输出电路经配置以接收该充电信号与一相异频率信号，该些输出电路包含至少一第一输出电路与一第二输出电路，该第一输出电路经配置为响应该充电信号与一第一频率信号提供一第一输出信号，该第二输出电路经配置为响应该充电信号与在该第一频率信号后的一第二频率信号提供一第二输出信号，其中该第一频率信号与该第二频率信号在时间上部分重叠。在本发明的一实施例中，其输出电路包含N个输出电路，这些N个输出电路经配置为接收N个序列频率信号，以提供N个序列输出信号，N为大于I的正整数，其中这些N个序列频率信号包含第一频率脉冲和在第一频率脉冲之后的第二频率脉冲，其中第一频率脉冲和第二频率脉冲彼此偏移了一时间单位，而其中第一频率脉冲在触发脉冲之后，使得触发脉冲和第一频率脉冲彼此偏移至少一时间单位。在本发明的另一实施例中，输出电路包含N个输出电路，其经配置以接收N个序列频率信号，并提供N个序列输出信号，N为大于I的正整数，其中这些N个序列频率信号包含了第一频率脉冲和在第一频率脉冲后的一最终频率脉冲，其中第一频率脉冲和最终频率脉冲彼此偏移(N-1)个时间单位。在本发明的一实施例中，栅极驱动级包含Q级，Q是大于I的正整数，Q级中的每一级都经配置以提供N个序列输出信号，N个序列输出信号包含第一输出信号和在第一输出信号后的一最终输出信号，其中Q级包含第一级和最终级，此Q级以串行方式配置使得第一级的第一输出信号和最终级的最终输出信号彼此偏移(QxN-1)个时间单位。在本发明的另一实施例中，栅极驱动级包含Q级，Q为大于I的正整数，Q级中的每一级都经配置以提供N个序列输出信号,这些N个序列输出信号包含第一输出信号和在第一输出信号后的最终输出信号，其中Q级包含了第一级和第二级，此Q级以串行方式配置使得第一级的第一输出信号和第二级的第一输出信号彼此偏移N个时间单位，其中来自第一级的N个序列输出信号的其中一者经配置以提供触发脉冲给第二级中的主要驱动器。而在本发明的又一实施例中，主要驱动器还包含一主要输出电路，经配置以响应一充电信号和一相异的频率信号提供主要输出信号，其中多个栅极驱动级包含Q级，Q为大于I的正整数，Q级中的每一级皆经配置以提供N个序列输出信号，其中这些Q级包含第一级和第二级，前述Q级以串行方式配置，使得第一级的第一输出信号和第二级的第一输出信号彼此偏移N个时间单位，其中第一级的主要输出信号经配置以提供触发脉冲给第二级的主要驱动器。本发明也提供了一显示面板，例如包含显示区域的液晶显示面板，显示区域包含了薄膜晶体管阵列。薄膜晶体管阵列用以从多条栅极线接收栅极线信号以控制一像素阵列；而栅极线驱动器经配置以提供栅极线信号到薄膜晶体管阵列，每一栅极线驱动器包含多个栅极驱动级，每一栅极驱动级都包含如前述的主要驱动器和输出区。在本发明的一实施例中，显示区域经配置在基板的第一区上，而栅极线驱动器则位于基板上紧邻于第一区的第二区上。在本发明的其它实施例中，显示区域经配置于基板的第一区上，显示区域包含第一侧与相异的第二侧，而这些栅极驱动级包含第一组栅极驱动级与第二组栅极驱动级，第一组栅极驱动级位于基板上与显示区域第一侧相邻的第二区，而第二组栅极驱动级位于基板上与显示区域第二侧相邻的第三区，其中这些栅极线包含第一组栅极线与第二组栅极线，第一组栅极线用以接收来自第一组栅极驱动级的栅极线信号，而第二组栅极线用以接收来自第二组栅极驱动级的栅极线信号。相应地，根据本发明的实施例，驱动显示面板的方法包含提供一栅极线驱动器以产生栅极线信号来驱动薄膜晶体管阵列，其中栅极线驱动器包含多个栅极驱动级，每一栅极驱动级都包含一主要驱动器和包含多个输出电路的输出区；提供响应触发信号的触发脉冲给主要驱动器，以产生充电信号；提供多个序列频率信号到输出区；提供充电信号和序列频率信号中的相异一者到每一输出电路，用以产生栅极线信号的一者，其中多个序列频率信号经配置为在时间上彼此重叠。如图31所示为根据本发明一实施例所示出的驱动显示面板的方法的流程图，该显示面板包含一显示区域，该显示区域包含一薄膜晶体管阵列，该薄膜晶体管阵列用以接收在多条栅极线中的栅极线信号，以控制一像素阵列，该方法包含步骤S10，提供一栅极线驱动器，以产生该些栅极线信号以驱动该薄膜晶体管阵列，该栅极线驱动器包含多个栅极驱动级，该些栅极驱动级的每一者包含一主要驱动器与一输出区，该输出区包含多个输出电路；步骤S20，提供一触发脉冲至该主要驱动器以产生响应该触发信号的一充电信号;步骤S30，提供多个序列频率信号至该输出区；步骤S40，提供该充电信号与该些序列频率信号中的相异一者至该些输出电路的每一者，用以产生该些栅极线信号的一者，其中该些序列频率信号经配置为在时间上彼此
互相重叠。在本发明的一实施例中，此方法还包含配置栅极线驱动器于Q个栅极驱动级，Q级中的每一级用以提供N个序列输出信号,这些N个序列输出信号包含第一输出信号和在第一输出信号后的最终输出信号，其中Q级包含第一级和最终级，此Q级以串行方式配置，使得第一级的第一输出信号和最终级的最终输出信号彼此偏移(QxN-1)个时间单位，其中Q和N皆为大于I的正整数。在本发明的另一实施例中，此方法还包含配置栅极线驱动器于Q个栅极驱动级，Q级中的每一级用以提供N个序列输出信号，N个序列输出信号包含了第一输出信号和在第一输出信号后的最终输出信号，其中Q级包含了第一级和第二级，以串行方式配置，使得第一级的第一输出信号和第二级的第一输出信号彼此偏移N个时间单位，其中第一级中的N个序列输出信号中的一者经配置以提供触发脉冲给第二级的主要驱动器，Q和N皆为大于I的正整数。在一不同的实施例中，此方法还包含配置栅极线驱动器于多个栅极线群组，每一群组包含P条栅极线，这些栅极驱动级包含Q个栅极驱动级以提供P条栅极线，而Q个栅极驱动级的每一级皆包含R个输出电路经配置以接收R个序列频率信号，提供R个序列输出信号，P、Q和R皆为大于I的正整数，其中R个序列频率信号包含第一频率脉冲和在第一频率脉冲后的第二频率脉冲，而其中第一频率脉冲与第二频率脉冲彼此偏移一时间单位，并且主要驱动器更经配置以接收位于触发脉冲后的一重置脉冲，以重置充电信号，而其中触发脉冲和重置脉冲彼此偏移P个时间单位。此外，第一频率脉冲在触发脉冲之后，使得触发脉冲与第一频率脉冲偏移一时间周期，此时间周期由[(P/2)-R+l]决定，其中当[(P/2)-R+l]等于I时，时间周期等于一时间周期，且当[(P/2)-R+l]大于I时，时间周期等于M时间周期，而M为从I至[(P/2)-R+l]的正整数。在本发明的不同实施例中，多个序列频率信号包含N个序列频率信号，且多个输出电路包含N个输出电路，经配置为接收N个序列频率信号，以提供N个序列输出信号，其中N个频率信号包含第一频率脉冲和在第一频率脉冲后的第二频率脉冲，而第一频率脉冲和第二频率脉冲彼此偏移一个时间单位，并且第一频率脉冲位于触发脉冲之后，使得触发脉冲和第一频率脉冲彼此偏移至少一个时间单位，其中N为大于I的正整数。虽然本发明已以实施方式揭示如上，然而其并非用以限定本发明，任何熟悉相关技术的技术人员，在不脱离本发明的精神和范围中，可作各种变更与修改，因此本发明的保护范围应当以所附的权利要求书所界定为准。
权利要求
1.一种电路，其特征在于，包含 一主要驱动器，用以响应一触发脉冲提供一充电信号；以及 ー输出区，包含多个输出电路经配置以接收该充电信号，其中该些输出电路中的每ー者用以响应该充电信号与一相异频率信号提供ー输出信号，该些输出电路包含一第一输出电路与一第二输出电路，其中， 该第一输出电路所提供的该输出信号响应该充电信号与一第一频率信号，以及该第二输出电路所提供的该输出信号响应该充电信号与在该第一频率信号后的一第ニ频率信号，其中该主要驱动器包含 一第一开关元件，包含ー输出端与ー控制端，该控制端经配置以接收该触发脉冲，而该输出端经配置以提供该充电信号，该第一开关元件响应该触发脉冲操作于ー导通状态； 一第二开关兀件，包含一第一端、一第二端以及ー控制端，该第一端电性连接该第一开关元件的该输出端，该第二端连接ー电压源，该控制端经配置以接收在该触发脉冲后用以重置该充电信号的一第二脉冲，其中该第二开关元件响应该第二脉冲操作于ー导通状态，借以电性连接该第一开关元件的该输出端至该电压源； 一第三开关元件，包含一第一端、一第二端以及ー控制端，该第二端连接该电压源，该控制端连接该第一开关元件的该输出端，其中该第一端经配置以接收该第一频率信号，而其中该第三开关元件响应该充电信号操作于ー导通状态；以及 一第四开关兀件，包含一第一端、一第二端以及ー控制端，该第一端连接该第一开关兀件的该输出端，该第二端连接该电压源，该控制端经配置以接收该第一频率信号。
2.根据权利要求I所述的电路，其特征在于，该些输出电路的每一者包含 一第一开关电路，包含ー输入端、ー输出端以及ー控制端，该第一开关电路响应该控制端所接收的该充电信号操作于ー导通状态，其中当该第一开关电路操作于导通状态时，该输入端经配置为接收该相异频率信号，而该输出端经配置为提供该输出信号。
3.根据权利要求2所述的电路，其特征在于，该主要驱动器还用以响应该第二脉冲提供一重置信号，而其中该些输出电路的每ー者还包含 一第二开关电路，包含一第一端、一第二端以及ー控制端，其中， 该第二开关电路的该第一端电性连接该第一开关电路的该输出端， 该第二开关电路的该第二端电性连接该电压源，而其中该第二开关电路响应该第二开关电路的该控制端所接收的该重置信号操作于ー导通状态，得以有效连接该第一开关电路的该输出端至该电压源。
4.根据权利要求3所述的电路，其特征在于，该些输出电路的每ー者还包含 一第三开关电路,包含一第一端、一第二端、以及ー控制端，其中， 该第三开关电路的该第一端电性连接该第一开关电路的该输出端， 该第三开关电路的该第二端电性连接该电压源，而其中该第三开关元件响应该第三开关电路的该控制端所接收的ー输入信号操作于ー导通状态，其中该输入信号与该相异频率信号互补。
5.根据权利要求I所述的电路，其特征在于，该第一频率信号与该第二频率信号在时间上部分重叠。
6.ー种栅极驱动器，其特征在于，包含多个栅极驱动级，该些栅极驱动级的每ー者包含 一主要驱动器，用以响应一触发脉冲提供一充电信号；以及 ー输出区，包含多个输出电路经配置以接收该充电信号与一相异频率信号，该些输出电路包含至少ー第一输出电路与ー第二输出电路，该第一输出电路经配置为响应该充电信号与一第一频率信号提供一第一输出信号，该第二输出电路经配置为响应该充电信号与在该第一频率信号后的一第二频率信号提供一第二输出信号，其中该第一频率信号与该第二频率信号在时间上部分重叠。
7.根据权利要求6所述的栅极驱动器，其特征在于，该些输出电路的每一者包含 一开关兀件，响应该充电信号操作于ー导通状态，该开关兀件包含ー输入端以及ー输出端，当该开关元件操作于ー导通状态时，该输入端用以接收该相异频率信号，该输出端用以提供ー输出信号。
8.根据权利要求7所述的栅极驱动器，其特征在干，该些输出电路的每ー者还包含一放电单元，该放电単元电性连接该开关元件的该输出端，该放电单元经配置为接收与该频率信号互补的ー输入信号，以重置该输出信号。
9.根据权利要求6所述的栅极驱动器，其特征在干，该主要驱动器还用以接收在该触发脉冲后用以重置该充电信号的一第二脉冲。
10.根据权利要求6所述的栅极驱动器，其特征在干， 该第一输出电路所提供的该输出信号响应该充电信号与一第一频率信号，以及该第二输出电路所提供的该输出信号响应该充电信号与在该第一频率信号后的一第ニ频率信号，其中该主要驱动器包含 一第一开关元件，包含ー输出端与ー控制端，该控制端经配置为接收该触发脉冲，而该输出端经配置为提供该充电信号，该第一开关元件响应该触发脉冲操作于ー导通状态； 一第二开关兀件，包含一第一端、一第二端以及ー控制端，该第一端电性连接该第一开关元件的该输出端，该第二端连接ー电压源，该控制端经配置以接收在该触发脉冲后用以重置该充电信号的一第二脉冲，其中该第二开关元件响应该第二脉冲操作于ー导通状态，借以电性连接该第一开关元件的该输出端至该电压源； 一第三开关元件，包含一第一端、一第二端以及ー控制端，该第二端连接该电压源，该控制端连接该第一开关元件的该输出端，其中该第一端经配置以接收该第一频率信号，而其中该第三开关元件响应该充电信号操作于ー导通状态；以及 一第四开关兀件，包含一第一端、一第二端以及ー控制端，该第一端连接该第一开关兀件的该输出端，该第二端连接该电压源，该控制端经配置以接收该第一频率信号。
11.根据权利要求10所述的栅极驱动器，其特征在于，该主要驱动器还用以响应该第ニ脉冲提供一重置信号，其中该些输出电路的每ー者包含 一第一开关电路，包含ー输入端、ー输出端以及ー控制端，该第一开关电路响应该控制端所接收的该充电信号操作于ー导通状态，其中当该第一开关电路操作于导通状态时，该输入端经配置为接收该相异频率信号，而该输出端经配置为提供该输出信号； 一第二开关电路，包含一第一端、一第二端以及ー控制端，其中， 该第二开关电路的该第一端电性连接该第一开关电路的该输出端， 该第二开关电路的该第二端电性连接该电压源，而其中该第二开关电路响应该第二开关电路的该控制端所接收的该重置信号操作于ー导通状态，得以有效连接该第一开关电路的该输出端至该电压源；以及 一第三开关电路,包含一第一端、一第二端以及ー控制端，其中， 该第三开关电路的该第一端电性连接该第一开关电路的该输出端， 该第三开关电路的该第二端电性连接该电压源，而其中该第三开关元件响应该第三开关电路的该控制端的ー输入信号操作于ー导通状态，其中该输入信号与该相异频率信号互补。
12.根据权利要求6所述的栅极驱动器，其特征在于，该主要驱动器还包含一主要输出电路，该主要输出电路经配置为响应该充电信号与ー频率信号提供一主要输出信号，其中该些栅极驱动级包含Q级，该Q级中每ー者经配置为提供N个序列输出信号，其中该Q级包含一第一级与ー第二级，该Q级以ー串行方式配置使得该第一级的该第一输出信号与该第ニ级的该第一输出信号彼此偏移N个时间単位，其中该第一级的该主要输出信号经配置为提供该触发脉冲至该第二级中的主要驱动器，其中Q与N为大于I的正整数。
13.—种驱动显示面板的方法，其特征在于，该显示面板包含ー显示区域，该显示区域包含一薄膜晶体管阵列，该薄膜晶体管阵列用以接收在多条栅极线中的栅极线信号，以控制一像素阵列，该方法包含 提供ー栅极线驱动器，以产生该些栅极线信号以驱动该薄膜晶体管阵列，该栅极线驱动器包含多个栅极驱动级，该些栅极驱动级的每ー者包含一主要驱动器与ー输出区，该输出区包含多个输出电路； 提供一触发脉冲至该主要驱动器以产生响应该触发信号的一充电信号； 提供多个序列频率信号至该输出区； 提供该充电信号与该些序列频率信号中的相异ー者至该些输出电路的每ー者，用以产生该些栅极线信号的一者，其中该些序列频率信号经配置为在时间上彼此互相重叠。
14.根据权利要求13所述的方法，其特征在于，该些序列频率信号包含N个序列频率信号，而该些输出电路包含N个输出电路，该N个输出电路经配置为接收该N个序列频率信号以提供N个序列输出信号，其中该N个序列频率信号包含一第一频率脉冲与紧接在该第一频率脉冲后的一第二频率脉冲，其中该第一频率脉冲与该第二频率脉冲彼此偏移ー时间单位，并且其中该第一频率脉冲在该触发脉冲之后，使得该触发信号与该第一频率脉冲彼此偏移至少ー时间单位，其中N为一大于I的正整数。
15.根据权利要求13所述的方法，其特征在于，还包含 配置该栅极线驱动器于Q个栅极驱动级中，该Q级的每一者用以提供N个序列输出信号，该N个序列输出信号包含一第一输出信号与在该第一输出信号后的一最终输出信号，其中该Q级包含一第一级与ー最终级，该Q级以ー串行的方式配置使得该第一级的该第一输出信号与该最终级的该最终输出信号彼此偏移(QxN-I)时间单位，其中Q与N为大于I的正整数。
16.根据权利要求13所述的方法，其特征在于，还包含 配置该栅极线驱动器于Q栅极驱动级中，该Q级的每ー者经配置为提供N个序列输出信号，该N个序列输出信号包含一第一输出信号与在该第一输出信号后的一最终输出信号，其中该Q级包含一第一级与ー第二级，该Q级以ー串行的方式配置使得该第一级的该第ー输出信号与该第二级的该第一输出信号彼此偏移N时间单位，而其中该第一级的该N个序列输出信号的ー者经配置为提供该触发脉冲至该第二级中的主要驱动器，其中Q与N为大于I的正整数。
17.根据权利要求13所述的方法，其特征在于，该显示区域经配置于一基板的一第一区上，该方法还包含 配设该栅极线驱动器于该基板上与该第一区相邻的ー第二区。
18.根据权利要求13所述的方法，其特征在于，该显示区域经配置于一基板的一第一区上，该显示区域包含一第一侧与ー相异的第二侧，而其中该些栅极线包含一第一组栅极线与ー第二组栅极线，该方法还包含 将该些栅极驱动级配置为ー第一组栅极驱动级以及ー第二组栅极驱动级； 配设该第一组栅极驱动级于该基板上与该显示区域的该第一侧相邻的一第二区中，以提供栅极线信号予该第一组栅极线中； 配设该第二组栅极驱动级于该基板上与该显示区域的该第二侧相邻的一第三区中，以提供栅极线信号予该第二组栅极线中。
19.根据权利要求13所述的方法，其特征在于，还包含 配置该栅极线驱动器于多个栅极线群组，每一群组包含P条栅极线，该些栅极驱动级包含Q个栅极驱动级以提供该P条栅极线，而该Q个栅极驱动级的每ー者包含R个该些输出电路经配置以接收R个序列频率信号，用以提供R个序列输出信号，P、Q与R为大于I的正整数，其中该R个频率信号包含一第一频率脉冲与紧接在该第一频率脉冲后的一第二频率脉冲，而其中该第一频率脉冲与该第二频率脉冲彼此偏移一时间单位，其中该主要驱动器还用以接收在该触发脉冲后用以重置该充电信号的一重置脉冲，其中该触发脉冲与该重置脉冲彼此偏移P个时间単位。
20.根据权利要求19所述的方法，其特征在于，该第一频率脉冲在该触发脉冲之后，使得该触发脉冲与该第一频率脉冲偏移ー时间周期，该时间周期由[(P/2)_R+1]决定，其中， 当[(P/2)-R+l]等于I吋，该时间周期等于ー时间周期，以及 当[(P/2)-R+l]大于I吋，该时间周期等于M时间周期，而M为从I至[(P/2)-R+l]的正整数。
全文摘要
本发明提供一种用于驱动液晶显示面板的栅极驱动器，其包含多个栅极驱动器电路经配置为多个群组和多个驱动级。每一栅极驱动器电路具有主要驱动器和输出区。主要驱动器用以提供充电信号予输出区，输出区具有两个或多个输出电路。每个输出电路用以根据充电信号和频率信号提供栅极线信号。前述栅极驱动器电路使用较传统电路更少的开关元件，例如薄膜晶体管。当栅极驱动器整合于液晶显示面板并被放置于围绕显示区域的外围区域内时，便需要减少或最小化在栅极驱动器中开关元件的数量，使外围区域减小。
文档编号G09G3/20GK102982760SQ20121039755
公开日2013年3月20日 申请日期2012年10月18日 优先权日2012年2月23日
发明者曾建彰, 刘匡祥, 刘圣超, 张哲嘉, 简灵樱 申请人:友达光电股份有限公司