数字控制的高速高压栅极驱动器电路的制作方法
【专利摘要】本发明涉及半导体技术。具体而言，本发明涉及用于X射线系统的高压发生器的高速，高压开关。将诸如IGBT或MOS-FET的开关元件用于高速高压开关。然而，所述开关元件的输入端处的电路元件或寄生元件限制了所述开关元件的开关速度。本发明提出了向所述开关元件的所述输入端施加高于允许的电压，例如，高于IGBT或MOS-FET的最大允许栅极电压的电压，以提高开关速度。提供用于保存操作的反馈环路，因而，提供了用于高速开关的开关电路（20），其包括放大器电路（22），所述放大器电路包括适于为能连接至开关部件（2）的输入端（8b）的输出端（8a），其中，所述输出端（8a）提供的电压超过了最大栅极电压，其中，所述放大器电路（22）是可控的，从而使当前内部栅极电压不超过所述最大内部栅极电压。
【专利说明】数字控制的高速高压栅极驱动器电路
【技术领域】
[0001]本发明涉及功率半导体技术。具体而言，其涉及例如用于X射线系统的高压发生器技术。具体而言，本发明涉及用于高速开关的开关部件、开关电路和开关电路部件、包括根据本发明的开关部件、开关电路或开关电路部件的X射线装置、用于高速开关的方法、计算机可读介质、程序单元以及处理设备。
【背景技术】
[0002]在当前的例如用于X射线系统的高压发生器中，采用诸如绝缘栅双极晶体管(IGBT)或金属氧化物半导体场效应晶体管(MOS-FET)的开关元件。利用提供至这样的开关元件的输入端的电压源有规律地驱动该开关元件，以控制该开关元件的打开和关闭。例如，施加至IGBT或MOS-FET的栅极的正电压允许打开开关元件，而施加至开关元件的栅极的零电压或负电压则可以导致关闭开关元件。
[0003]在打开开关元件的情况下，随后的高压或高功率可以同样地被打开，并由开关元件的输出端口被提供给消耗者，例如，用于为X射线系统的X射线管生成高压或高功率的X射线发生器。在关闭开关元件的情况下，所述高压或高功率就被关闭，因此不会提供给消耗者。随后的打开和关闭可以允许调制并因此控制提供给消耗者的电压或功率。
[0004]为了进一步提高可开关的高压或高功率，也可以并行采用多个开关元件。
[0005]电压源的开关电压被提供至开关元件的输入端。然而，可以在开关元件的输入端和用于半导体的实际栅极的内部输入端口之间提供寄生元件或诸如专用电阻性或电容性元件的另外的电路元件。然而，所述寄生元件或电路元件可能会导致开关元件的输入端和内部输入端口(例如栅极)之间的电压降，从而导致在开关元件的内部输入端口处，因而在专用电路元件或寄生元件之后，施加到输入端上的电压源的全部施加电压不都是可用的。至少施加到输入端上的全部电压由于寄生元件或电路元件的原因只能在一定的时间延迟之后到达内部输入端口。
[0006]所述电压降或时间延迟导致开关元件的开关速度受到限制。具体而言，诸如寄生电感或寄生电容的寄生元件影响施加到输入端上，随后到达开关元件的内部输入端口的电压的转换速率。
【发明内容】
[0007]因此，通过降低布置在开关元件的内部输入端口处的，具体而言布置在输入端和内部输入端口之间的寄生元件或另外的电路元件的影响而提高开关元件的开关速度是有利的。
[0008]尤其可以通过独立权利要求的主题提供所述益处。可以从从属权利要求获得另外的优选实施例。
[0009]由于诸如寄生电感的寄生元件根据施加电压影响转换速率，因而可以通过提高施加电压而提闻转换速率。[0010]因此，本发明尤其提出了通过栅极驱动器或栅极放大器的输出端，尤其是数字控制的栅极驱动器的输出端，向开关元件的输入端提供电压源的电压，所述电压高于针对开关元件的各个内部输入端口或内部栅极端口的实际允许电压。换言之，将高于例如在IGBT或MOS-FET情况下的最大允许栅极电压的电压用于驱动栅极。
[0011]例如，可以考虑用于驱动IGBT的栅极的一个普遍值是±15V。为了提高转换速率，并因此提高开关元件的开关速度，电压源可以向开关元件的输入端提供高于15V的电压，例如，栅极电压的2X、3X、4X或更高，例如±50V。
[0012]当使用相应较高电压作为栅极驱动电压时，通过栅极电路中的内部栅极电阻器和寄生元件的驱动栅极电流可以显著提高，从而导致开关元件的例如栅极电容器的充电和放电的增大。充电和放电电路电容的相应增大可以导致开关元件的开关速度提高。
[0013]然而，这样的施加至开关元件的输入端的“过电压”可能随后导致开关元件的内部栅极端口也接收过电压，并因此也接收高于内部栅极端口处所允许的电压，例如，就关于具体开关元件的技术规格方面而言。换言之，在采用例如±50V作为来自输入电压源并提供给开关元件的(即在寄生元件和电路元件之前的)输入端的开关电压的情况下，可能需要确保施加至开关元件的(即在寄生元件和电路元件之后的)内部栅极端口的电压不可以超过例如±15V的最大允许栅极电压。
[0014]因此，可以例如利用开关元件裸片(die)上的另外的抽头端口确定在内部输入端口或内部栅极端口处的，并因此直接越过芯片处的内部栅极电阻器的当前出现的电压。可以采用所述抽头端口确定在开关元件的裸片上的内部栅极端口处的，并因此处于例如IGBT或MOS-FET的栅极处的当前出现的电压。例如，在开关元件的内部栅极端口处的当前电压基本上等于或者将要超过最大允许栅极电压的情况下，可以关闭采用比最大允许栅极电压或过电压高的电压的电压源，从而阻碍内部栅极端口处的当前输入电压的进一步升高，并实现保存IGBT或MOS-FET的栅极在其指定电压值内的操作。
[0015]接下来，由抽头端口提供的反馈环路可以确定抽头端口处的当前内部电压，并因此确定内部栅极电压是否保持在最大允许栅极电压的允许区域内。在确定了施加到内部栅极端口上的电压产生了下降的情况下，随后反馈环路可以采用电压源控制元件再次打开电压源的较高电压，以再次提高所施加的内部栅极端口电压。
[0016]因此可以看出本发明的主旨在于提供一种电压源，其从栅极驱动器或栅极放大器的驱动器输出端，具体而言数字控制的栅极驱动器的驱动器输出端向开关元件或开关部件的输入端提供电压，该电压高于开关元件或开关部件的最大允许电压，同时通过确定分别在所述开关元件的内部栅极端口和抽头端口处的，并因而在电路元件或寄生电路之后的当前出现的电压而确保该电压不超过在开关元件的内部栅极端口处的最大允许电压。
[0017]这些和其他方面将通过下述附图变得显而易见，并将参考下述附图得到阐述。
[0018]将参考不同的类别描述不同的实施例。然而，所有的说明和特征都等同地适用于开关部件、开关电路、X射线装置、用于高速开关的方法、计算机可读介质、程序单元、处理设备以及用于操作设备的方法中的全部。
【专利附图】
【附图说明】
[0019]图1示出了根据本发明的开关电路/栅极驱动电路的示范性电路图；[0020]图2a、b示出了图1的开关电路中测得的电压和电流的示范性实施例；
[0021]图3a、b示出了图1的开关电路中采用的比较器元件的示范性操作；
[0022]图4a、b示出了图1的开关电路中测得的电压和电流的另一示范性实施例；
[0023]图5a、b示出了图1的开关电路中采用的比较器元件的另一示范性操作；
[0024]图6a、b示出了根据本发明的比较器元件的示范性实施例；
[0025]图7示出了根据本发明的采用电压抽头的开关元件的示范性实施例；
[0026]图8示出了根据本发明的用于高速开关的方法的示范性实施例；并且
[0027]图9示出了采用根据本发明的开关部件和开关电路的X射线系统。
[0028]附图标记列表:
[0029]I反转器元件/ “非”元件
[0030]2开关部件(IGBT或MOSFET模块)
[0031]3 AND 元件
[0032]4开关元件(单元)
[0033]5 AND 元件
[0034]6a、b电路元件/寄生元件
[0035]7a、b开关元件
[0036]8a输出端/栅极驱动器输出端
[0037]Sb开关部件的输入端
[0038]9a、b 电压源
[0039]10具有内部栅极电压Ugate (Uwa)的内部输入端口 /栅极端口
[0040]IOa栅极驱动器反馈输入信号
[0041]IOb 抽头端口
[0042]11驱动器输入端/栅极驱动器输入端(例如，脉冲发生器或控制CPU)
[0043]20数字控制的栅极驱动器/开关电路
[0044]22栅极驱动器放大器电路/放大器电路/电压源
[0045]24控制逻辑/输入电压源控制元件/栅极驱动器控制逻辑电路
[0046]26a、b内部栅极端口电压检测元件
[0047]30内部点寄生元件
[0048]40用于高速开关的方法
[0049]42步骤:施加输入电压
[0050]44步骤:检测内部栅极端口电压
[0051]46步骤:控制输入电压
[0052]60 CT X射线系统
[0053]62扫描架
[0054]64处理设备
[0055]65处理元件
[0056]66 X射线发生设备/X射线管
[0057]68 X射线探测器
[0058]70 X 辐射[0059]72对象/患者
[0060]74支撑物/患者台
[0061]76显示元件
[0062]78高压发生器
[0063]80接口单元
【具体实施方式】
[0064]现在参考图1，其示出了根据本发明的开关电路的示范性电路图。
[0065]图1示出了根据本发明的开关部件2以及开关电路20。
[0066]具体而言，开关部件2是作为数字和模拟电路的开关电路20内的模拟部分。
[0067]开关部件2在图1中示范性包括绝缘栅双极晶体管，具体而言是并联提供的多个IGBT，其中只详细描绘了第一 IGBT的栅极区，同时仅示意性地描绘了包括发射极和集电极的用于开关高压或高功率的输出端口。另外的开关元件也是可行的，例如，M0S-FET，在这种情况下，输出端口则包括源极和漏极。
[0068]开关部件2包括输入端8b，例如，IGBT或MOS-FET的栅极引脚，在输入端8b处向开关部件2施加用于开关的输入电压，该电压由数字控制的栅极驱动器电路20的电压源/栅极放大器22的栅极驱动器输出端8a提供。不范性绘出了诸如Lbmd6a和Rgateintem6b (例如内部栅极电阻器)的寄生元件。Lbmd6a尤其可以是诸如接合线的将输入Sb与开关元件4连接的导体。
[0069]因此，可以将输入端Sb看作是开关部件2的输入端，同时可以将内部输入端口 10看作是开关元件4的输入端。将栅极放大器22的输出端8a示范性地直接连接至输入端
8b ο
[0070]示范性地描绘为IGBT的开关元件4由于其物理性质的原因包括内阻Rptjly以及内
电各Cgate (。栅极)。
[0071]出现在输入端Sb处的电压由于寄生元件6a和内部栅极电阻器6b的原因只能以特定延迟提供至内部栅极端口 10，该延迟是由于寄生元件6a和内部栅极电阻器6b的物理性质而发生的。然而，也可能存在另外的寄生元件，例如，寄生电容元件。
[0072]然而，输出端8a/输入端Sb和内部栅极端口 10之间的所述延迟将对开关元件4可获得的开关速度造成影响。换言之，寄生元件6a和内部栅极电阻器6b降低了开关元件4最大可用开关速度。
[0073]定期地，针对内部栅极端口 10的最大允许输入电压也将被施加至输入端Sb，并随后仅以先前描述的延迟方式到达所述内部栅极端口。
[0074]寄生元件6a和内部栅极电阻器6b通过这样的方式影响施加至输入端Sb的信号的转换速率，即使得所述信号仅以时间延迟方式到达内部栅极端口 10/抽头端口 10b。具体而言，从输出端8a向输入端Sb施加的电压的升降仅以延迟方式到达内部栅极端口 10。
[0075]然而，这样的转换速率受到施加至输入端Sb的电压的直接影响。换言之，施加至输入端Sb的电压越高，转换速率就越高且延迟就越小，直到施加至输入端Sb的施加电压值在内部栅极端口 10处也是可用的以打开开关元件4。
[0076]在本说明书的上下文中，开关元件4的最大允许内部栅极电压示范性地指定为±15V。根据本发明的主旨，电压源/栅极放大器22提供更高的电压或过电压，例如±50V，而并非向输入端8b提供±15V以随后到达内部栅极端口 10。
[0077]从±15V增大到±50V还会对输入端8b和内部栅极端口 10之间的电压升高延迟的转换速率产生积极影响。换言之，当向输入端8b施加±50V而不是±15V时，显著降低了内部栅极电压获得±15V所需的时间。这一时间延迟的缩短以及由此带来的转换速率的提高直接影响开关元件4的最大可获得开关速度，并因此影响开关部件2以及开关电路/栅极驱动电路20和整个开关电路部件的最大可获得开关速度。
[0078]电压源22包括连接至例如示范性地具体实现为场效应晶体管的开关元件7a的，提供例如正电压Udc (例如+50V)的第一电压源9a以及向同样示范性地具体实现为场效应晶体管的开关元件7b示范性地提供-50V的负电压源9b-Udc。
[0079]开关元件7a、b分别经由电阻器Rptjs和Rneg由输出端8a向输入端Sb单独并且唯一地提供+50V和-50V。AND元件3和5分别向开关元件7b、a提供开关信号。在AND元件5从脉冲发生器11以及被示范性地具体实现为施密特触发器(具体而言反转施密特触发器)的比较器元件26a都接收到了逻辑“I”的情况下，那么AND元件5受到正触发，即，其向开关元件7a提供逻辑“1”，即打开开关元件7a，从而向输入端Sb提供Udc。
[0080]就此而言，逻辑“ I ”可以例如向输入端提供+5V的电压，同时逻辑“O”可以对应于OVo
[0081]在脉冲发生器11输出“O”(该信号由“非”元件I反转从而构成逻辑“I”)且同样被示范性地具体实现为施密特触发器(具体而言为反转施密特触发器)的比较器元件26b提供逻辑“I”的情况下，AND元件3向开关元件7b提供逻辑“I”。
[0082]比较器元件26a、b采用模拟输入端10a，例如，用于栅极驱动器反馈信号的栅极驱动器反馈输入端口，从而确定来自抽头端口 IOb的内部栅极电Sugate，且随后比较器元件26a、b根据所确定的电压提供数字信号或者逻辑“O”或“1”，具体根据检测的或与最大允许栅极电压Umax (Ui±)比较的电压Ugate。图1的示范性实施例中的Umax对应于上述±15V的电压。
[0083]换言之，就施密特触发器1，比较器26a而言，在所确定的电压Ugate低于电压U2，例如+14V的情况下，提供逻辑“ I ”，并在Ugate超过电压U1，例如+15V的情况下，提供逻辑“O”。在U1和U2之间，比较器26a包括滞后作用，因此根据先前的电压曲线提供逻辑值。例如，在Ugate从OV开始并升高的情况下，比较器26a提供逻辑“1”，直到Ugate等于或超过U1，例如等于或超过+15V为止，在这种情况下施密特触发器26a从逻辑“I”切换至逻辑“O”。现在，在Ugate超过了 U1并随后一直下降的情况下，当降低至U2或者例如+14V以下时，比较器26a从逻辑“O”切换至逻辑“I”。
[0084]该操作的相同模式适用于比较器26b，只是比较器26b示范性地在负电压区域内工作，因此低于0V，其中U2=-HVd1=-1SV15可以从图6a、b获得比较器26a和比较器26b的工作图。
[0085]尽管常规的施密特触发器根据电压输入提供模拟输出，但比较器26a、b还包括模数转换器元件，从而提供数字输出“O”和“I”。除“模拟”施密特触发器之外可以提供这样的模数转换器元件，或者可以采用模数转换器元件和施密特触发器的组合元件。
[0086]已经解释了栅驱动电路20的各个元件，在下文中将解释栅驱动电路20本身的工作原理。
[0087]驱动器输入端以例如IOOkHz的频率和0.5的开/关比提供例如在+5V和OV之间交替的矩形数字脉冲信号或逻辑信号。依次将驱动器输入端11的每一单独的脉冲相位称为 PpPyPpP4 等。
[0088]示范性地，脉冲P2lri是指具有逻辑“ I ”的脉冲，而脉冲P2n则是指具有逻辑“O”的脉冲，其中，η为整数。
[0089]最初，电路20处于关闭状态，因此开关部件2以及开关元件4处于关闭位置，其中Ugate=_15V。因此，两个比较器元件26a、b均提供逻辑“1”。
[0090]假设驱动器输入端11正在提供逻辑“ I ”，那么AND元件5从驱动器输入端11接收逻辑“1”，而AND元件3由于反转器或“非”元件I的原因接收逻辑“O”。如上文所述，由于比较器元件26a、b为逻辑“ I ”，因而AND元件3、5的各自的另一输入为逻辑“ I ”。
[0091]因此，只有AND元件5向开关元件7a提供逻辑“1”，开关元件7a随后切换至打开状态，从而经由Rptjs和输出端8a将来自电压源9a的电压Udc提供给开关部件2的输入端8b。换言之，现在向输入端8b施加+50V。
[0092]由于寄生元件6a的原因，施加到输入端Sb的输入电压并非瞬间就提供给内部栅极端口 10，而是具有特定时间延迟/转换速率。然而，所述时间延迟小于在仅向输入端口8b提供+15V的情况下将发生的时间延迟。随后，输入电压在抽头端口 10处升高，从而构成了内部栅极电压Ugate。
[0093]Ugate的升高对应于比较器元件26a、b经由抽头端口 IOb检测到的升高。在特定时间h之后，Ugate达到开关元件4的打开电压，因此打开输出端口以向随后的消耗者提供高压或闻功率。
[0094]在全部该时间期间，比较器元件26a、b经由栅极驱动器反馈输入端口 IOa对来自抽头端口 IOb的^_进行评估。在Ugate等于或者超过了例如比较器26a的U1，例如+15V的情况下，比较器元件26a从逻辑“ I ”切换至逻辑“0”，从而导致仅AND元件5的一个输入端接收到逻辑“1”，因此导致AND元件5提供逻辑“0”，从而关闭开关元件7a，并因此不再向输入端8b提供电压源9a的Udc。
[0095]在打开相位中的栅极电流Igate基本上等于O的情况下，没有电流通过电阻器Rptjly传导，并因此根据欧姆定律在Rptjly上没有电压降，因此Ugate=U_to。换言之，针对整个脉冲相位P1, Ugate基本上保持恒定。
[0096]在该脉冲期间，在Ugate基本上等于Umax的情况下，比较器元件26a恒定地输出逻辑“0”，而比较器元件26b则恒定地输出逻辑“I”。可以由图2a、b和3a、b推断出所述行为。
[0097]针对下一脉冲P2，脉冲发生器从逻辑“I”切换至逻辑“O”。因此，AND元件5的输出保持逻辑“0”，而AND元件3的输出则从逻辑“O”切换至逻辑“I”。随后，打开开关元件7b,从而经由输出端8a向输入端8b提供来自电压源9b的负电压_Ud。,例如，-50V。
[0098]因此将前述涉及脉冲P1的行为反转，随后Ugate等于-U1，例如，-15V，因此关闭开关元件4的输出端口。根据图2a、b和3a、b，通过驱动器输入端11，例如，脉冲发生器或控制CPU触发各个脉冲相位Pp P2> P3、P4等。
[0099]在由于电路元件状况的原因不可以假设Igate (Iwa)为O的情况下，在Rptjly上可能发生电压降，从而导致Cgate放电，继而导致在一个脉冲相位内Ugate会随着时间产生电压降，从而需要根据±ud。立即关闭比较器元件26a、b，以使Ugate分别保持在U1和U2以及-U1和_U2之间。
[0100]可以从图4a、b和5a、b得到开关电路20的对应行为。就图4a而言，在每一脉冲ΡρΡ2、Ρ3、Ρ4中，栅极电压Ugate分别在U1和U2以及-U1和-U2之间交替，如图4a中的锯齿形曲线所描绘的。
[0101]示范性地参考P1，每次Ugate超过U1，都将比较器26a切换至逻辑“O”，随后不再经由输出端8a向输入端8b提供电压源9a的+Ude,从而由于在Rptjly上产生电压降，并由于因此导致的电容Cgate放电，而导致Ugate的电压降。
[0102]在Ugate降至低于U2的情况下，比较器元件26a再次从逻辑“O”切换至逻辑“1”，从而再次打开开关元件7a，从而将来自电压源9a的电压Udc提供至输入端Sb。这导致Ugate随后升高至U1，从而再次将比较器26a从逻辑“I”切换至逻辑“0”，从而随后关闭开关元件7a。在单个脉冲Px期间多次重复这一操作模式，直到脉冲发生器11切换至另一脉冲Px+1。
[0103]在下文中提供了发生值的示范性范围。+Ud。可以处于20VDC和100VDC之间，或甚至更高，Rlros、Rneg可以处于OOhm和50hm之间,ReE可以处于IkOhm和IOkOhm之间,Lbmd可以处于InH和30nH之间，Reateintem可以处于IOhm和20hm之间，Rptjly可以处于OOhm和IOOmOhm之间，并且Cgate可以处于InF到20nF之间，每次都包括各自的范围端值。
[0104]现在参考图5a、b，其对应于Ugate描绘了各个比较器元件26a、b处的经由抽头端口IOb提供的输入电压。在正脉冲相位PpP3等中，Ugate在U1和U2之间，例如，在+15V和+14V之间交替。Ugate 一旦达到或者超过U”比较器元件26a就转至逻辑“0”，并且在Ugate降至U2以下的情况下，比较器元件26a转至逻辑“ 1”，从而随后经由开关元件7a打开和关闭电压源9a。可以从图5中看出这一操作模式，其中，逻辑“I”出现了尖峰，因而中间在短暂的时间内经由输出端8a向输入端Sb 提供Udc,从而导致Ugate的锯齿形电压曲线。
[0105]该操作的相同模式适用于负脉冲P2、P4……，其中采用的是比较器26b、开关元件7b和电压源9b。
[0106]现在参考图6a、b，其再次描绘了比较器元件26a、b的操作模式，比较器元件26a、b被示范性地具体实现为反转施密特触发器。例如，就图6a和比较器26a而言，在从OV开始直到达到U1，例如达到+15V时提供逻辑“1”，在U1处逻辑输出转至逻辑“O”。在U1或Ugate下降的情况下，保持逻辑“0”，直到达到或低于U2，例如，+14V，在该点上逻辑输出反转至逻辑 “I，，。
[0107]该操作的相同模式适用于比较器元件26b，但其采用的是负电压-U1和_U2。
[0108]现在参考图7，其描绘了根据本发明的采用在内部栅极端口 10处的电压抽头端口IOb的开关元件的示范性实施例。
[0109]图7示出了开关部件2的，具体而言示范性IGBT模块的内部结构，其还包括仅示意性描绘的开关元件4。输入端Sb被指示为将来自栅极放大器22的电压提供给开关部件
2。还描绘了具有电感Lbmd的导体6a以及寄生电阻器Rgateintem6b，导体6a随后到达抽头端口 10b，从抽头端口 IOb处，可以通过向栅极驱动器反馈输入端口 IOa提供Ugate而测得Ugate。
[0110]现在参考图8，其描绘了根据本发明的用于高速开关的方法的示范性实施例。
[0111]图8示出了一种用于高速开关的方法40，其包括以下步骤:向开关部件2的输入端8b施加42输入电压，检测44开关元件4的内部栅极端口 10处的内部栅极电压，并且控制46栅极放大器22的电压，从而使其不超过针对内部栅极端口 10定义的最大内部栅极电压，其中，电路元件6a、b被布置到开关部件2的输入端Sb和内部栅极端口 10之间，并且其中，所述输入电压高于所述最大内部栅极电压Ugate。
[0112]现在参考图9，其描绘了采用根据本发明的开关部件和/或开关电路的X射线系统。
[0113]图9不出了被不范性地具体实现为CT系统的X射线系统60。X射线发生设备66,例如X射线管，被布置到与X射线探测器68相对的位置上，所述X射线发生设备66安装在扫描架62上从而围绕对象72进行旋转，并且适于生成X辐射70。X辐射70被引导至X射线探测器68，其中，使X射线发生设备66和X射线探测器68操作性地耦合，从而可以采集到布置在X辐射70的路径内的诸如患者的对象72的X射线图像信息。对象72位于支撑物74上。
[0114]在X射线系统60中，提供采用开关部件2、开关电路/栅极驱动电路20和/或包括开关元件4的开关电路部件的高压发生器78。
[0115]具有开关部件2的电路20向X射线发生设备66提供高压以生成X辐射70。
[0116]提供处理设备64，其用于控制高压发生器78，并且具体而言用于控制开关元件4、开关部件2和/或电路20，以向X射线发生设备66提供高压。处理设备64包括用于控制开关元件4、开关部件2和/或开关电路20的程序单元。处理设备64还包括处理元件65或微处理器。
[0117]可以经由显示元件76向用户提供所采集的X射线信息，所述用户可以经由接口单元80控制处理设备64。
【权利要求】
1.一种开关部件(2)，包括: 输入端(8b)，以及 至少一个开关元件(4)，其包括: 内部栅极端口(10);以及 输出端口 ； 其中，所述开关元件(4 )适于响应于在所述内部栅极端口( 10 )处接收到的电压来开关所述输出端口处的高压； 其中，针对所述内部栅极端口( 10 )定义最大内部栅极电压； 其中，在所述输入端(8b)和所述内部栅极端口(10)之间布置至少一个电路元件(6a、6b);并且 其中，所述开关元件(4)包括用于提供当前内部栅极电压Ugate的抽头端口( IOb )。
2.根据权利要求1所述的开关部件(2)， 其中，所述开关元件(4)是出自以下组中的至少一个元件,所述组包括晶体管元件、绝缘栅双极晶体管(IGBT)和金属氧化物半导体场效应晶体管(MOS-FET)。
3.根据权利要求1或2所述的开关部件(2)， 其中，所述电路元件(6a、6b)是出自以下组中的至少一个元件，所述组包括电阻器、电感、电容、寄生元件、寄生电阻器、寄生电感、寄生电容、影响所述输入端和所述内部栅极端口(10)之间的电压降的元件和`影响所述输入端和所述内部栅极端口(10)之间的输入信号的转换速率的变化的元件。
4.一种用于闻速开关的开关电路(20),包括: 放大器电路(22)，其包括: 输出端(8a)，其适于能够连接至根据权利要求1所述的开关部件(2)的输入端(Sb)， 其中，由所述输出端(8a)提供的电压超过了最大内部栅极电压； 其中，所述放大器电路(22)是可控的，从而使得当前内部栅极电压不超过所述最大内部栅极电压。
5.根据前述权利要求所述的开关电路(20)，还包括: 能够连接至抽头端口(IOb)的内部栅极端口电压确定元件(26a、26b)，其用于确定所述当前内部栅极电压Ugate ；以及 电压源控制元件(24)，其用于控制所述输出端(8a)处的电压； 其中，所述输入电压确定元件(26a、26b )和所述输入电压源控制元件(24 )操作性地耦合，从而使所述放大器电路(22 )是可控的，以通过输出端(8a)向输入端(Sb )提供电压，从而使得当前内部栅极电压不超过所定义的最大内部栅极电压。
6.根据权利要求4或5所述的开关电路，所述放大器电路(22)包括: 至少一个电压源(9a、9b)，以及 至少一个开关元件(7a、7b),其稱合至所述至少一个电压源(9a、9b)； 其中，所述开关元件(7a、7b)适于通过打开和关闭所述至少一个电压源(9a、9b)来打开和关闭所述输出端(8a)处的电压。
7.根据权利要求4到6之一所述的开关电路， 其中，所述内部栅极电压确定元件(26a、26b)是用于比较所述当前内部栅极电压Ugate和所定义的最大内部栅极电压的比较器元件。
8.根据权利要求4到7之一所述的开关电路， 其中，所述电压源控制元件(24)适于开关所述至少一个开关元件(7a、7b)，以控制输出端口(8a)的电压，其中，所述电压源控制元件(24)具体是用于开关所述放大器电路(22)的所述至少一个电压源(9a、9b)的数字开关逻辑。
9.根据权利要求2到8之一所述的开关电路， 其中，所述内部栅极端口电压确定元件(26a、26b )包括摸数转换器，以响应于抽头端口(IOb)处的模拟当前内部栅极电压Ugate来输出数字控制信号。
10.一种开关电路部件，包括: 根据权利要求4到9之一所述的开关电路(20);以及 根据权利要求1到3之一所述的开关部件(2)； 其中，所述开关元件(4)包括用于提供所述当前内部栅极电压Ugate的抽头端口(IOb)；并且 其中，将所述抽头端口(IOb)连接至电压确定元件(26a、26b)的栅极驱动器反馈输入端口。
11.一种X射线装置(60)，包括根据前述权利要求之一所述的开关部件(2)、开关电路(20)和开关电路部件之一。
12.一种用于高速开关的方法(40)，包括以下步骤: 向开关部件(2)的输入端(Sb)施加(42)电压； 检测(44)在所述开关部件(2)的开关元件(4)的额外抽头端口处的内部栅极电压；并且 控制(46 )所述电压，从而使所述电压在内部栅极端口( 10 )处不超过针对所述内部栅极端口(10)定义的最大内部栅极电压； 其中，至少一个电路元件(6a、6b )被布置到所述输入端(Sb )和所述内部栅极端口( 10 )之间；并且 其中，所述电压高于所述最大内部栅极电压。
13.一种计算机可读介质，在所述计算机可读介质中存储了用于执行根据权利要求12所述的方法的计算机程序。
14.一种程序单元(76)，其中，所述程序单元当被执行时控制根据权利要求1到9之一所述的开关电路，以执行根据权利要求12所述的方法。
15.一种在其中执行计算机程序的处理设备(64)，其中，所述处理设备适于控制根据权利要求1到9之一所述的开关电路，以执行根据权利要求12所述的方法。
【文档编号】H03K17/042GK103493372SQ201280020351
【公开日】2014年1月1日 申请日期:2012年4月2日 优先权日:2011年4月28日
【发明者】S·席勒, H·姆鲁塞克 申请人:皇家飞利浦有限公司