像素驱动电路、驱动方法、阵列基板及显示装置制造方法

像素驱动电路、驱动方法、阵列基板及显示装置制造方法
【专利摘要】本发明涉及显示【技术领域】，公开了一种像素驱动电路，包括：数据线、栅线、第一电源线、第二电源线、参考信号线、发光器件、驱动晶体管、存储电容、复位单元、数据写入单元、补偿单元及发光控制单元。本发明还公开了一种驱动方法、阵列基板及显示装置。本发明的像素驱动电路能够补偿和消除驱动晶体管阈值电压差所造成的显示不均。
【专利说明】像素驱动电路、驱动方法、阵列基板及显示装置

【技术领域】
[0001] 本发明涉及显示【技术领域】，特别涉及一种像素驱动电路、驱动方法、阵列基板及显 示装置。

【背景技术】
[0002] 有机电致发光二极管（Organic Light-Emitting Diode,0LED)作为一种电流型发 光器件已越来越多地被应用于高性能有源矩阵发光有机电致显示管中。传统的无源矩阵有 机电致发光显示管（Passive Matrix 0LED)随着显示尺寸的增大，需要更短的单个像素的 驱动时间，因而需要增大瞬态电流，增加功耗。同时大电流的应用会造成氧化铟锡金属氧化 物线上压降过大，并使0LED工作电压过高，进而降低其效率。而有源矩阵有机电致发光显 示管（Active Matrix 0LED，AM0LED)通过开关晶体管逐行扫描输入0LED电流，可以很好地 解决这些问题。
[0003] 在AM0LED的像素电路设计中，主要需要解决的问题是各AM0LED像素驱动单元所 驱动的0LED器件亮度的非均匀性。
[0004] 首先，AM0LED采用薄膜晶体管（Thin-Film Transistor, TFT)构建像素驱动单元 为发光器件提供相应的驱动电流。现有技术中，大多采用低温多晶硅薄膜晶体管或氧化物 薄膜晶体管。与一般的非晶硅薄膜晶体管相比，低温多晶硅薄膜晶体管和氧化物薄膜晶体 管具有更高的迁移率和更稳定的特性，更适合应用于AM0LED显示中。但是由于晶化工艺 的局限性，在大面积玻璃基板上制作的低温多晶硅薄膜晶体管，常常在诸如阈值电压、迁移 率等电学参数上具有非均匀性，这种非均匀性会转化为0LED器件的驱动电流差异和亮度 差异，并被人眼所感知，即色不均现象。氧化物薄膜晶体管虽然工艺的均匀性较好，但是与 非晶硅薄膜晶体管类似，在长时间加压和高温下，其阈值电压会出现漂移，由于显示画面不 同，面板各部分薄膜晶体管的阈值漂移量不同，会造成显示亮度差异，由于这种差异与之前 显示的图像有关，因此常呈现为残影现象。
[0005] 由于0LED的发光器件是电流驱动器件，因此，在驱动发光器件发光的像素驱动单 元中，其驱动晶体管的阈值特性对驱动电流和最终显示的亮度影响很大。驱动晶体管受到 电压应力和光照都会使其阈值发生漂移，这种阀值漂移会在显示效果上体现为亮度不均。
[0006] 另外，现有AM0LED的像素电路为了消除驱动晶体管阈值电压差所造成的影响，通 常会将像素电路的结构设计的比较复杂，这会直接导致AM0LED的像素电路制作良品率的 降低。
[0007] 因此，为解决上述问题，本发明急需提供一种像素驱动单元及其驱动方法、像素电 路。


【发明内容】

[0008] (一）要解决的技术问题
[0009] 本发明要解决的技术问题是：如何实现一种具有补偿和消除驱动晶体管阈值电压 差所造成的显示不均的能力的AMOLED像素驱动电路。
[0010](二）技术方案
[0011] 为解决上述技术问题，本发明提供了一种像素驱动电路，包括：数据线、栅线、第一 电源线、第二电源线、参考信号线、发光器件、驱动晶体管、存储电容、复位单元、数据写入单 元、补偿单元及发光控制单元；
[0012] 所述数据线用于提供数据电压；
[0013] 所述栅线用于提供扫描电压；
[0014] 所述第一电源线用于提供第一电源电压，所述第二电源线用于提供第二电源电 压，所述参考信号线用于提供参考电压；
[0015] 所述复位单元连接存储电容，用于复位所述存储电容两端的电压为预定信号电 压；
[0016] 所述数据写入单元连接栅线、数据线及所述存储电容的第二端，用于向所述存储 电容的第二端写入包括数据电压的信息，
[0017] 所述补偿单元连接存储电容的第一端和驱动晶体管，用于向存储电容的第一端写 入包括驱动晶体管阈值电压的信息以及第一电源电压的信息；
[0018] 所述发光控制单元连接所述参考信号线、所述存储电容的第二端、驱动晶体管和 所述发光器件，用于向所述存储电容的第二端写入所述参考电压；
[0019] 所述存储电容的第一端连接驱动晶体管的栅极，用于将包括数据电压的信息转写 至驱动晶体管的栅极；
[0020] 所述驱动晶体管连接第一电源线，所述发光器件连接第二电源线，所述驱动晶体 管用于驱动发光器件发光。
[0021] 其中，所述复位单元还与所述第一电源线连接，所述复位单元包括：复位控制线、 复位信号线、第一晶体管和第二晶体管，所述第一晶体管的栅极连接所述复位控制线、源极 连接所述复位信号线、漏极连接所述存储电容的第一端，所述第一晶体管用于将复位信号 线电压写入所述存储电容的第一端；所述第二晶体管的栅极连接所述复位控制线、源极连 接所述第一电源线、漏极连接所述存储电容的第二端，所述第二晶体管用于将第一电源电 压写入所述存储电容的第二端。
[0022] 其中，所述第一晶体管和第二晶体管均为P型晶体管。
[0023] 其中，所述数据写入单元包括：第四晶体管，所述第四晶体管的栅极连接所述栅 线、源极连接所述数据线、漏极连接所述存储电容的第二端，所述第四晶体管用于将所述数 据电压写入存储电容的第二端。
[0024] 其中，所述第四晶体管为P型晶体管。
[0025] 其中，所述补偿单元还与所述栅线连接，所述补偿单元包括：第三晶体管，所述第 三晶体管的栅极连接所述栅线、源极连接所述存储电容的第一端、漏极连接所述驱动晶体 管的漏极，所述第三晶体管用于将包括驱动晶体管的阈值电压信息以及第一电源电压的信 息写入所述存储电容的第一端。
[0026] 其中，所述第三晶体管为P型晶体管。
[0027] 其中，所述发光控制单元包括：发光控制线、第五晶体管和第六晶体管；所述第五 晶体管的栅极连接所述发光控制线、源极连接所述参考信号线、漏极连接所述存储电容的 第二端，所述第五晶体管用于将所述参考电压写入存储电容的第二端，并由存储电容转写 至驱动晶体管栅极；所述第六晶体管的栅极连接所述发光控制线、源极连接所述发光器件 的第一端、漏极连接所述驱动晶体管的漏极，所述第六晶体管用于控制发光器件发光，所述 驱动晶体管用于在发光控制单元的控制下驱动发光器件发光。
[0028] 其中，所述驱动晶体管、所述第五晶体管和第六晶体管均为P型晶体管。
[0029] 其中，所述参考信号线和所述第一电源线平行设置。
[0030] 其中，所述第一电源线的宽度大于所述参考信号线的宽度。
[0031] 其中，所述复位信号线和所述第一电源线平行设置。
[0032] 其中，所述第一电源线的宽度大于所述复位信号线的宽度。
[0033] 本发明还提供了一种上述任一项所述的像素驱动电路的驱动方法，包括如下过 程：
[0034] 复位阶段，所述复位单元复位所述存储电容两端的电压为预定电压；
[0035] 数据电压写入阶段，所述数据写入单元和所述补偿单元分别向所述存储电容的两 端写入数据电压和包括驱动晶体管的阈值电压信息以及第一电源电压信息；
[0036] 发光阶段，所述驱动晶体管在发光控制单元的控制下驱动所述发光器件发光。
[0037] 其中，在所述复位阶段，所述复位单元复位所述存储电容第一端的电压为复位信 号线电压，所述复位单元复位所述存储电容的第二端电压为第一电源电压。
[0038] 其中，在所述数据电压写入阶段，所述数据写入单元向所述存储电容的第二端写 入数据电压，所述补偿单元向所述存储电容的第一端写入包括驱动晶体管的阈值电压信息 以及第一电源电压信息。
[0039] 其中，所述发光控制单元向所述存储电容的第二端写入所述参考电压，所述存储 电容将包括数据电压和参考电压的信息转写至驱动晶体管的栅极，所述驱动晶体管在发光 控制单元的控制下驱动所述发光器件发光。
[0040] 本发明还提供了一种阵列基板，包括上述任一项所述的像素驱动电路。
[0041] 本发明还提供了一种显示装置，包括上述的阵列基板。
[0042] (三）有益效果
[0043] 本发明的像素驱动单元，通过驱动晶体管的栅极和漏极相连的结构（当栅极控制 信号开启时，驱动晶体管的栅极与漏极通过第三开关晶体管相连），使所述驱动晶体管的漏 极将所述第一电源电压连同所述驱动晶体管的阈值电压一起加载至存储电容第一端，并以 此抵消驱动晶体管的阈值电压；可以在对发光器件进行驱动的过程中，有效地消除驱动晶 体管由自身阈值电压所造成的非均匀性和因阈值电压漂移造成的残影现象；避免了有源矩 阵发光有机电致显示管中不同像素驱动单元的发光器件之间因其驱动晶体管的阈值电压 不同而造成的有源矩阵发光有机电致显示管亮度不均的问题；提高了像素驱动单元对发光 器件的驱动效果，进一步提高了有源矩阵发光有机电致显示管的品质。

【专利附图】

【附图说明】
[0044] 图1是本发明实施例的一种像素驱动电路图；
[0045] 图2a是本发明实施例的一种像素结构示意图（只示出了一个像素）；
[0046] 图2b是图2a中多个像素的像素结构图；
[0047] 图3a是本发明实施例的另一种像素结构示意图；
[0048] 图3b是图3a中多个像素的像素结构图；
[0049] 图4是图1中像素驱动电路的时序图。

【具体实施方式】
[0050] 下面结合附图和实施例，对本发明的【具体实施方式】作进一步详细描述。以下实施 例用于说明本发明，但不用来限制本发明的范围。
[0051] 需要说明的是，本发明实施例中所定义的各晶体管的栅极为控制晶体管打开的一 端，源极和漏极是晶体管除栅极以外的两端，此处源极和漏极只是为了方便说明晶体管的 连接关系，并不是对电流走向所做的限定，本领域技术人员可以根据晶体管的类型、信号连 接方式等内容清楚的知道其工作的原理和状态。
[0052] 如图1所示，本发明实施例的像素驱动电路，包括：数据线Data、栅线Gate、第一电 源线ELVDD、第二电源线ELVSS、参考信号线Ref、发光器件D、驱动晶体管T7、存储电容C1、 复位单元、数据写入单元、补偿单元及发光控制单元。其中，数据线Data用于提供数据电 压，栅线Gate用于提供扫描电压，第一电源线ELVDD用于提供第一电源电压，第二电源线 ELVSS用于提供第二电源电压，参考信号线Ref用于提供参考电压。其中，第一电源线ELVDD 提供驱动发光器件发光的高电压，第二电源线ELVSS提供驱动发光器件发光的低电压，参 考信号线Ref也用来提供高电压，用于在驱动像素电路时实现补偿效果。
[0053] 发光器件D可以为有机发光二极管。驱动晶体管T7的栅极连接所述存储电容C1 的第一端N1，源极连接所述第一电源线ELVDD，漏极连接所述发光控制单元。
[0054] 复位单元连接存储电容C1，用于复位存储电容C1两端的电压为预定电压。
[0055] 数据写入单元连接栅线Gate、数据线Data及存储电容C1的第二端N2,用于向存 储电容C1的第二端N2写入包括数据电压的信息。
[0056] 补偿单元连接存储电容C1的第一端N1以及驱动晶体管T7,向存储电容C1的第一 端N1写入包括驱动晶体管的阈值电压信息以及第一电源电压的信息。
[0057] 发光控制单元连接参考信号线Ref、存储电容C1的第二端N2、驱动晶体管T7和发 光器件D，用于向存储电容C1的第二端N2写入参考电压。
[0058] 存储电容C1的第一端N1连接驱动晶体管T7的栅极，用于将包括数据电压的信息 转写至驱动晶体管T7的栅极。
[0059] 驱动晶体管T7连接第一电源线ELVDD，发光器件D连接第二电源线ELVSS，所述驱 动晶体管T7用于驱动发光器件D发光。
[0060] 本实施例的驱动电路中，通过补偿单元提取驱动晶体管的阈值电压，在对发光器 件进行驱动的过程中能够与驱动晶体管T7的阈值电压进行抵销，从而可以有效地消除驱 动晶体管由自身阈值电压所造成的非均匀性和因阈值电压漂移造成的残影现象，避免了有 源矩阵有机电致发光显示器件中不同像素因其驱动晶体管的阈值电压不同而造成的显示 亮度不均的问题。同时，发光控制单元向存储电容C1的第二端N2写入参考电压，而且如图 2a所示，参考电压是通过与第一电源线ELVDD独立的参考信号线Ref来传输的，例如，第一 电源线ELVDD和参考信号线Ref可以平行设置。在驱动过程中、参考信号线Ref上的电流 较小，电压降也就较小，存储电容与驱动晶体管的栅极连接，因为参考电压相对第一电源电 压稳定，驱动晶体管的栅极电压也就较稳定，可以避免第一电源电压下降对电流的影响导 致的不同像素的亮度不均的问题。同时，该像素结构还可以最大程度的降低参考信号线Ref 上的直流变化对显示均匀性的影响。如图2b所示，该像素结构还可以实现相邻的像素共用 参考信号线Ref和第一电源线ELVDD的目的，即如图2b中相邻两列像素共用一条参考信号 线Ref，且相邻两列像素共用一条第一电源线ELVDD。根据像素工作原理，由于在参考信号 线Ref上的电流很小，故参考信号线Ref的宽度可以采用较小的线宽（较小线宽指的是参 考信号线Ref的宽度小于第一电源线ELVDD的宽度），从而最大程度的减小像素驱动电路所 占用的面积，能够提高开口率。其中，为减少各线路上的电压下降，参考信号线Ref和第一 电源线ELVDD通常为金属线，纵向且平行设置。根据像素结构布局的需要，发光控制线EM、 复位控制线Reset和复位信号线int可以设置为横向走线，即与栅线Gate平行设置，可以 设置在像素区域的栅线Gate -侧或另一侧。
[0061] 此外，其实际像素的布局方式还可如图3a和图3b所示，其中，参考信号线Ref采 用横向走线，即与栅线Gate大致平行，而复位信号线int采用坚向走线，即与第一电源线 ELVDD大致平行，同样可以实现相邻像素间对复位信号线int和第一电源线ELVDD共用（相 邻两列像素共用一条复位信号线int，且相邻两列像素共用一条第一电源线ELVDD)。复位 信号线int也可以采用相对第一电源线ELVDD的宽度较小的走线，以减小驱动电路占用面 积，提升开口率。进一步的，为了减少在各个信号线上的电压下降，第一电源线ELVDD和参 考信号线Ref通常采用金属线。同时，为了像素结构布局的需要，发光控制线EM和复位控 制线Reset也可以设置为横向走线，即与栅线Gate平行设置，可以设置在像素区域的栅线 Gate -侧或另一侧。需要说明的是，图2a、图2b、图3a和图3b只是对像素结构进行不意说 明，并不是对像素结构的限定，实际设计时也可以采用其他的布局方式。
[0062] 本实施例中，复位单元还与第一电源线ELVDD连接，复位单元包括：复位控制线 Reset、复位信号线int、第一晶体管T1和第二晶体管T2。第一晶体管T1的栅极连接复位 控制线Reset、源极连接复位信号线int、漏极连接存储电容C1的第一端，第一晶体管T1用 于将复位信号线int的电压V int写入存储电容C1的第一端。第二晶体管T2的栅极连接复 位控制线Reset、源极连接第一电源线ELVDD、漏极连接存储电容C1的第二端，第二晶体管 T2用于将第一电源电压Vdd写入存储电容C1的第二端。即复位C1两端的电压分别为Vint 和Vdd。其中，第一电源电压Vdd为直流的电源信号，将其作为用于复位存储电容Cl的复位 信号，其信号驱动能力较强，可以在较短的复位周期内就完成复位的动作。而且由于在复位 过程中，第二晶体管T2的源极连接的用于复位存储电容第二端的信号，会产生一个对于存 储电容C1的充电电流，这个电流在每一行的复位阶段都会出现，故会形成一个脉动直流， 由于该脉动直流的存在，会在复位信号上形成一定的直流压降。本发明实施例中采用第一 电源线ELVDD的电压信号第一电源电压V dd作为复位信号时，尽管也会存在复位周期内的直 流压降，但是由于该像素电路结构本身具有补偿第一电源电压V dd直流压降的功能（由后续 公式（1)可知），所以即使存在复位阶段脉动直流引起的第一电源线ELVDD上的直流压降， 也可以被补偿，不会影响显示的效果。所以用第一电源线ELVDD的电压信号第一电源电压 Vdd对存储电容C1的第二端进行复位，可以有更好的显示均匀性。
[0063] 数据写入单元包括：第四晶体管T4。第四晶体管T4的栅极连接栅线Gate、源极连 接数据线Data、漏极连接存储电容C1的第二端，第四晶体管T4用于将数据电压V data写入 存储电容的第二端。即使N2点的电压为Vdata。
[0064] 补偿单元还与栅线Gate连接，补偿单元包括第三晶体管T3,第三晶体管T3的栅极 连接栅线Gate、源极连接存储电容C1的第一端、漏极连接驱动晶体管T7的漏极，第三晶体 管T3用于将包括驱动晶体管T7的阈值电压Vth的信息及第一电源电压的信息写入存储电 容C1的第一端，即N1点的电压为V dd - Vth，Vth为驱动晶体管T7的阈值电压。
[0065] 发光控制单元包括：发光控制线EM、第五晶体管T5和第六晶体管T6。第五晶体管 T5的栅极连接发光控制线EM、源极连接参考信号线Ref、漏极连接存储电容C1的第二端，第 五晶体管T5用于将参考电压VKrf写入存储电容C1的第二端，并由存储电容C1转写至驱动 晶体管T7的栅极。第六晶体管T6的栅极连接发光控制线EM、源极连接发光器件D的第一 端、漏极连接驱动晶体管T7的漏极，第六晶体管T6用于控制发光器件D发光，即T6开启时 驱动晶体管T7才能使驱动电流流向发光器件D。驱动晶体管T7在发光控制单元的控制下 驱动发光器件D发光。
[0066] 如图4所示，本实施例的电路结构工作时包括三个阶段：
[0067] 第一阶段tl :复位控制线Reset信号有效，Tl，T2打开，对存储电容C1两端进行 复位。此时，N1点写入复位信号线int的电压Vint，其中Vint为用于实现复位效果的低电压， N2点为参考电压Vdd。
[0068] 第二阶段t2 :栅线信号有效，使得T3、T4打开，N2点写入Vdata，Nl点写入Vdd - Vth， 此时存储电容Cl存储的电压为Vdd - Vth - Vdata。本阶段T3将包括第一电源电压信息和驱 动晶体管的阈值电压的信息写入所述存储电容C1的第一端。
[0069] 第三阶段t3 :发光控制线EM的信号有效，T5、T6打开，T5连接参考信号线Ref， N2点电位为VKef，其中VKrf为用于实现补偿效果高电压，N1点电位为Vdd - Vth - Vdata+VKrf， 这也就是驱动晶体管的栅极电位，驱动晶体管的源极电位为V dd，栅源电压Vgs为Vdd - Vth - - Vdd，流向发光器件的电流为：
[0070] I = 1/2 μ Cox (ff/L) (Vgs - Vth)2 = 1/2 μ Cox (ff/L) (VEef - Vdata)2 (1)
[0071] 其中，μ为载流子迁移率，CM为栅氧化层电容，W/L为驱动晶体管的宽长比。
[0072] 由上述流向发光器件的电流的公式可看出，该电流I已经与驱动晶体管T7的阈值 电压V th无关，因此避免了有源矩阵有机电致发光显示器件中不同像素因其驱动晶体管的 阈值电压不同而造成的显示亮度不均的问题。而且该电流I与V dd无关，VKef只是对存储电 容充电，相应线路上电流较小，电压降也就较小，存储电容与驱动晶体管的栅极连接，因为 Vm相对Vdd稳定，驱动晶体管的栅极电压也就较稳定，可以避免Vdd下降对电流的影响导致 的不同像素的亮度不均的问题。
[0073] 上述实施例中的驱动晶体管、第一晶体管、第二晶体管、第三晶体管、第四晶体管、 第五晶体管、第六晶体管均为P型晶体管。当然也可以是N型，或P型和N型的组合，只是 栅极控制信号线的有效信号不同。
[0074] 本发明实施例提供了一种上述的像素驱动电路的驱动方法，包括以下过程：
[0075] 复位阶段，所述复位单元复位所述存储电容两端的电压为预定电压。具体地，所述 复位单元复位所述存储电容两端的电压分别为复位信号线电压和第一电源电压。
[0076] 数据电压写入阶段，所述数据写入单元和所述补偿单元分别向所述存储电容的两 端写入数据电压和包括驱动晶体管的阈值电压信息以及第一电源电压信息。具体地，所述 数据写入单元向所述存储电容的第二端写入所述数据电压，所述补偿单元向存储电容的第 一端写入包括驱动晶体管的阈值电压信息以及第一电源电压信息；
[0077] 发光阶段，所述驱动晶体管在发光控制单元的控制下驱动所述发光器件发光。具 体地，所述发光控制单元向所述存储电容的第二端写入所述参考电压，所述存储电容将包 括数据电压和参考电压的信息转写至驱动晶体管的栅极，所述驱动晶体管在发光控制单元 的控制下驱动所述发光器件发光。
[0078] 具体驱动步骤可参见上述实施例的三个工作阶段的介绍，此处不在赘述。
[0079] 本实施例提供了一种阵列基板，包括上述实施例的像素驱动电路。
[0080] 本实施例提供了一种显示装置，包括上述的阵列基板。该显示装置可以为：AM0LED 面板、电视、数码相框、手机、平板电脑等具有任何显示功能的产品或部件。
[0081] 以上实施方式仅用于说明本发明，而并非对本发明的限制，有关【技术领域】的普通 技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有 等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
【权利要求】
1. 一种像素驱动电路，其特征在于，包括：数据线、栅线、第一电源线、第二电源线、参 考信号线、发光器件、驱动晶体管、存储电容、复位单元、数据写入单元、补偿单元及发光控 制单元； 所述数据线用于提供数据电压； 所述栅线用于提供扫描电压； 所述第一电源线用于提供第一电源电压，所述第二电源线用于提供第二电源电压，所 述参考信号线用于提供参考电压； 所述复位单元连接存储电容，用于复位所述存储电容两端的电压为预定信号电压； 所述数据写入单元连接栅线、数据线及所述存储电容的第二端，用于向所述存储电容 的第二端写入包括数据电压的信息， 所述补偿单元连接存储电容的第一端和驱动晶体管，用于向存储电容的第一端写入包 括驱动晶体管阈值电压的信息以及第一电源电压的信息； 所述发光控制单元连接所述参考信号线、所述存储电容的第二端、驱动晶体管和所述 发光器件，用于向所述存储电容的第二端写入所述参考电压； 所述存储电容的第一端连接驱动晶体管的栅极，用于将包括数据电压的信息转写至驱 动晶体管的栅极； 所述驱动晶体管连接第一电源线，所述发光器件连接第二电源线，所述驱动晶体管用 于驱动发光器件发光。
2. 如权利要求1所述的像素驱动电路，其特征在于，所述复位单元还与所述第一电源 线连接，所述复位单元包括：复位控制线、复位信号线、第一晶体管和第二晶体管，所述第一 晶体管的栅极连接所述复位控制线、源极连接所述复位信号线、漏极连接所述存储电容的 第一端，所述第一晶体管用于将复位信号线电压写入所述存储电容的第一端；所述第二晶 体管的栅极连接所述复位控制线、源极连接所述第一电源线、漏极连接所述存储电容的第 二端，所述第二晶体管用于将第一电源电压写入所述存储电容的第二端。
3. 如权利要求2所述的像素驱动电路，其特征在于，所述第一晶体管和第二晶体管均 为P型晶体管。
4. 如权利要求1所述的像素驱动电路，其特征在于，所述数据写入单元包括：第四晶体 管，所述第四晶体管的栅极连接所述栅线、源极连接所述数据线、漏极连接所述存储电容的 第二端，所述第四晶体管用于将所述数据电压写入存储电容的第二端。
5. 如权利要求4所述的像素驱动电路，其特征在于，所述第四晶体管为P型晶体管。
6. 如权利要求1所述的像素驱动电路，其特征在于，所述补偿单元还与所述栅线连接， 所述补偿单元包括：第三晶体管，所述第三晶体管的栅极连接所述栅线、源极连接所述存储 电容的第一端、漏极连接所述驱动晶体管的漏极，所述第三晶体管用于将包括驱动晶体管 的阈值电压信息以及第一电源电压的信息写入所述存储电容的第一端。
7. 如权利要求6所述的像素驱动电路，其特征在于，所述第三晶体管为P型晶体管。
8. 如权利要求1?7中任一项所述的像素驱动电路，其特征在于，所述发光控制单元包 括：发光控制线、第五晶体管和第六晶体管；所述第五晶体管的栅极连接所述发光控制线、 源极连接所述参考信号线、漏极连接所述存储电容的第二端，所述第五晶体管用于将所述 参考电压写入存储电容的第二端，并由存储电容转写至驱动晶体管栅极；所述第六晶体管 的栅极连接所述发光控制线、源极连接所述发光器件的第一端、漏极连接所述驱动晶体管 的漏极，所述第六晶体管用于控制发光器件发光，所述驱动晶体管用于在发光控制单元的 控制下驱动发光器件发光。
9. 如权利要求8所述的像素驱动电路，其特征在于，所述驱动晶体管、所述第五晶体管 和第六晶体管均为P型晶体管。
10. 如权利要求1所述的像素驱动电路，其特征在于，所述参考信号线和所述第一电源 线平行设置。
11. 如权利要求10所述的像素驱动电路，其特征在于，所述第一电源线的宽度大于所 述参考信号线的宽度。
12. 如权利要求2所述像素驱动电路，其特征在于，所述复位信号线和所述第一电源线 平行设置。
13. 如权利要求12所述像素驱动电路，其特征在于，所述第一电源线的宽度大于所述 复位信号线的宽度。
14. 一种如权利要求1?13中任一项所述的像素驱动电路的驱动方法，其特征在于，包 括如下过程： 复位阶段，所述复位单元复位所述存储电容两端的电压为预定电压； 数据电压写入阶段，所述数据写入单元和所述补偿单元分别向所述存储电容的两端写 入数据电压和包括驱动晶体管的阈值电压信息以及第一电源电压信息； 发光阶段，所述驱动晶体管在发光控制单元的控制下驱动所述发光器件发光。
15. 如权利要求14所述的驱动方法，其特征在于， 在所述复位阶段，所述复位单元复位所述存储电容第一端的电压为复位信号线电压， 所述复位单元复位所述存储电容的第二端电压为第一电源电压。
16. 如权利要求15所述的驱动方法，其特征在于，在所述数据电压写入阶段，所述数据 写入单元向所述存储电容的第二端写入数据电压，所述补偿单元向所述存储电容的第一端 写入包括驱动晶体管的阈值电压信息以及第一电源电压信息。
17. 如权利要求16所述的驱动方法，其特征在于，所述发光控制单元向所述存储电容 的第二端写入所述参考电压，所述存储电容将包括数据电压和参考电压的信息转写至驱动 晶体管的栅极，所述驱动晶体管在发光控制单元的控制下驱动所述发光器件发光。
18. -种阵列基板，其特征在于，包括如权利要求1?13中任一项所述的像素驱动电 路。
19. 一种显示装置，其特征在于，包括如权利要求18所述的阵列基板。
【文档编号】G09G3/32GK104157240SQ201410350507
【公开日】2014年11月19日 申请日期:2014年7月22日 优先权日:2014年7月22日
【发明者】王颖, 殷新社, 孙亮 申请人:京东方科技集团股份有限公司