移位寄存器及其驱动方法、栅极驱动电路和显示装置的制造方法
【技术领域】
[0001]本发明属于显示技术领域，具体涉及一种移位寄存器及其驱动方法、栅极驱动电路和显不装置。
【背景技术】
[0002]传统移位寄存器结构中，在输出端的下拉结构中，其中的下拉晶体管不可避免的存在一定的寄生电容，控制下拉晶体管的栅极信号会由于该晶体管自身的耦合电容影响，受到和该晶体管输出关联的时钟信号影响，例如时钟信号的跳变会引起下拉晶体管的栅极电位变化，使输出波形产生波动，从而使输出信号变差，影响移位寄存器的输出效果。
【发明内容】
[0003]本发明所要解决的技术问题是针对现有技术中存在的上述不足，提供一种移位寄存器、移位寄存器驱动方法和显示装置，该移位寄存器以及相应的移位寄存器驱动方法，可以确保移位寄存器有稳定的输出信号，性能更加稳定。
[0004]解决本发明技术问题所采用的技术方案是该移位寄存器，包括上拉模块、下拉模块和保持模块，其中:
[0005]所述上拉模块，与所述保持模块和所述下拉模块连接，且所述上拉模块与所述下拉模块的电连接点形成输出信号端，用于根据第一时钟信号和开启电压信号输出栅极驱动信号;
[0006]所述下拉模块，与所述保持模块连接，用于根据第二时钟信号输出栅极驱动信号;
[0007]所述保持模块，用于为所述上拉模块和所述下拉模块提供固位电压。
[0008]优选的是，所述下拉模块包括第一晶体管、第二晶体管和第一电容，其中:
[0009]所述第一晶体管，其栅极连接第一时钟信号，第一极连接开启电压信号，第二极与所述第二晶体管的栅极连接；
[0010]所述第二晶体管，其栅极还与所述第一电容的第一端连接，第一极与所述第一电容的第二端连接并与所述上拉模块连接形成输出信号端，第二极连接第二时钟信号。
[0011]优选的是，所述上拉模块包括第三晶体管和第四晶体管，其中:
[0012]所述第四晶体管，其栅极连接第一时钟信号，第一极连接低电平信号，第二极与所述第三晶体管的栅极连接；
[0013]所述第三晶体管，其第一极连接高电平信号，第二极与所述第二晶体管的第一极连接形成输出信号端。
[0014]优选的是，所述保持模块包括第五晶体管、第六晶体管、第七晶体管、第八晶体管和第二电容，其中:
[0015]所述第六晶体管，其栅极接收第一时钟信号、并与其第一极连接，第二极与所述第七晶体管的第二极连接；
[0016]所述第七晶体管，其栅极与输出信号端连接，第一极连接开启电压信号并与所述第二电容的第二端连接，第二极还与所述第二电容的第一端连接；
[0017]所述第五晶体管，其栅极连接第二时钟信号，第一极与所述第三晶体管的栅极和所述第八晶体管的栅极连接，第二极与所述第七晶体管的第二极连接；
[0018]所述第八晶体管，其第一极与所述第二晶体管的栅极连接，第二极与所述第二电容的第二端连接。
[0019]优选的是，所述第一晶体管至所述第八晶体管均为N型晶体管；
[0020]或者，所述第一晶体管至所述第八晶体管均为P型晶体管；
[0021]或者，所述第一晶体管至所述第八晶体管部分为P型晶体管，部分为N型晶体管。
[0022]一种栅极驱动电路，包括上述的移位寄存器。
[0023]一种显示装置，包括上述的栅极驱动电路。
[0024]一种移位寄存器驱动方法，包括初始化阶段、固位阶段、上拉输出阶段和下拉输出阶段，其中:
[0025]在初始化阶段，通过所述上拉模块和所述下拉模块对所述保持模块进行初始化；
[0026]在固位阶段，所述保持模块使所述上拉模块、所述下拉模块的连接点的电压固位稳定;
[0027]在上拉输出阶段，所述上拉模块根据第一时钟信号，输出栅极驱动信号；
[0028]在下拉输出阶段，所述下拉模块根据第二时钟信号，输出栅极驱动信号；
[0029]其中，所述栅极驱动信号为具有高电平或低电平转换的脉冲信号。
[0030]优选的是，所述初始化阶段包括第一初始化阶段和第二初始化阶段，其中:
[0031]在初始化阶段，第一时钟信号和开启电压信号有效，对第一电容和第二电容充电，所述下拉模块通过输出信号端输出信号，同时所述上拉模块加强输出信号端的输出信号；
[0032]在固位阶段，第二时钟信号有效，输出信号端的输出信号跳变，启动所述保持模块，保持输出信号端的信号稳定；
[0033]在上拉输出阶段，第一时钟信号有效，所述上拉模块根据第一时钟信号，输出栅极驱动信号；同时，第二电容保持第一时钟信号；
[0034]在下拉输出阶段，第二时钟信号有效，所述下拉模块根据第二时钟信号，输出栅极驱动信号；
[0035]重复上述上拉输出阶段和下拉输出阶段的动作。
[0036]优选的是，所述第一时钟信号和所述第二时钟信号为电压幅度相等、相位相差1/2时钟周期的脉冲信号；
[0037]所述开启电压信号为与所述第一时钟信号电压幅度相等的单个脉冲信号，且所述开启电压信号的单个脉冲与所述第一时钟信号的初始脉冲同步。
[0038]本发明的有益效果是:该移位寄存器结构以及相应的移位寄存器驱动方法，使下拉晶体管栅极电位节点不受相关联时钟信号的影响，能提升控制下拉晶体管栅极电位节点的稳定性，提高移位寄存器的输出稳定性，改善移位寄存器的输出效果；
[0039]相应的，采用了上述的移位寄存器的栅极驱动电路具有稳定的性能；
[0040]采用了上述的栅极驱动电路的显示装置具有稳定的性能，显示效果更佳。
【附图说明】
[0041]图1为本发明实施例1中移位寄存器的模块结构示意图；
[0042]图2为图1中移位寄存器的电路图；
[0043]图3为图2中移位寄存器的时序图；
[0044]图中:
[0045]I 一上拉模块；2 —下拉模块；3 —保持模块。
【具体实施方式】
[0046]为使本领域技术人员更好地理解本发明的技术方案，下面结合附图和【具体实施方式】对本发明移位寄存器、移位寄存器驱动方法和显示装置作进一步详细描述。
[0047]实施例1:
[0048]本实施例提供一种移位寄存器，适用于输出逐级变化的波形系列，例如，输出栅极驱动信号。
[0049]如图1所示，其包括上拉模块1、下拉模块2和保持模块3，其中:
[0050]上拉模块1，与保持模块3和下拉模块2连接，且上拉模块I与下拉模块2的电连接点形成输出信号端Output，用于根据第一时钟信号CK和开启电压信号STV输出栅极驱动信号;
[0051]下拉模块2，与保持模块3连接，用于根据第二时钟信号CKB输出栅极驱动信号；
[0052]保持模块3，用于为上拉模块I和下拉模块2提供固位电压，该固位电压是指稳定在固定电平的电压。
[0053]如图2所示，本实施例中的移位寄存器为8T2C结构。
[0054]具体的，下拉模块2包括第一晶体管M1、第二晶体管M2和第一电容Cl，其中:
[0055]第一晶体管Ml，其栅极连接第一时钟信号CK，第一极连接开启电压信号STV，第二极与第二晶体管M2的栅极连接；
[0056]第二晶体管M2，其栅极还与第一电容Cl的第一端连接，第一极与第一电容Cl的第二端连接并与上拉模块I连接形成输出信号端Output，第二极连接第二时钟信号CKB。
[0057]上拉模块I包括第三晶体管M3和第四晶体管M4，其中:
[0058]第四晶体管M4，其栅极连