二极连接到低电平源(Vss)，第一极连接到所述第二控制端(Q2)，用于在所述输入脉冲信号(Vin)的高电平到来时，通过所述低电平源(Vss)下拉第二控制端(Q2)的电压。6.如权利要求1所述的栅极驱动电路单元，其特征在于，所述扫描信号产生单元(31)包括: 第一上拉模块(312)，包括第一控制端(Ql)，所述第一上拉模块(312)的第一控制端(Ql)获得驱动电压后，将第一时钟信号(Va)传送至扫描信号输出端； 输入模块(311)，用于从脉冲信号输入端接收输入的脉冲信号(Vin)，给所述的第一上位模块(312)的第一控制端(Ql)提供所述驱动电压； 第一下拉模块(313)，用于在第二时钟信号(Vb)的控制下，下拉所述扫描信号输出端的电压以维持其为低电平。7.如权利要求6所述的栅极驱动电路单元，其特征在于: 所述输入模块(311)包括晶体管Tl ;所述晶体管Tl的第一极与控制极都连接到脉冲信号输入端，用于输入所述脉冲信号(Vin)，晶体管Tl的第二极连接到第一上拉模块(312)的第一控制端(Ql)，用于在所述脉冲信号(Vin)的高平电到来时，给第一上拉模块(312)的第一控制端(Ql)充电以提供所述的驱动电压； 所述第一上拉模块(312)，包括晶体管T2和电容Cl ;所述电容Cl连接于晶体管T2的控制极与第二极之间；所述晶体管T2的控制极为所述的第一控制端(Ql)，晶体管T2的第一极用于输入第一时钟信号(Va)，第二极连接到扫描信号输出端，用于在晶体管T2被所述驱动电压开启后，当所述第一时钟信号(Va)的高电平到来时对所述扫描信号输出端充电，当所述第一时钟信号(Va)的低电平到来时对所述扫描信号输出端放电； 所述第一下拉模块(313)包括晶体管T3和晶体管T4 ; 所述晶体管T3的控制极用于输入所述第二时钟信号(Vb)，第二极连接到低电平源(Vss)，第一极连接到所述扫描信号输出端，用于当所述第二时钟信号(Vb)的高电平到来时，通过所述低电平源(Vss)对扫描信号输出端放电； 所述晶体管T4的控制极用于输入所述第二时钟信号(Vb)，第二极连接到所述低电平源(Vss)，第一极连接到所述第一控制端(Ql)，用于当所述第二时钟信号(Vb)的高电平到来时，通过所述低电平源(Vss)对第一控制端(Ql)放电。8.如权利要求6所述的栅极驱动电路单元，其特征在于，还包括低电平维持单元(314)，用于在发光信号(Vem)的控制下，将第一控制端(Ql)和扫描信号输出端的电压下拉并维持在低电平。9.如权利要求8所述的栅极驱动电路单元，其特征在于，所述低电平维持单元(314)包括晶体管T5和晶体管T6 ； 所述晶体管T5的控制极连接到发光信号输出端，用于输入发光信号(Vem)，晶体管T5的第二极连接到低电平源(Vss)，第一极连接到所述扫描信号输出端，用于当所述发光信号(Vem)高电平到来时，通过所述低电平源(Vss)对扫描信号输出端放电以维持扫描信号输出端的电压为低电平； 所述晶体管T6的控制极连接到发光信号输出端，用于输入发光信号(Vem)，晶体管Τ6的第二极连接到低电平源(Vss)，第一极连接到所述第一控制端(Ql)，用于当所述发光信号(Vem)高电平到来时，通过所述低电平源(Vss)对第一控制端(Ql)放电以维持第一控制端(Ql)的电压为低电平。10.如权利要求1到9中任一项所述的栅极驱动电路单元，其特征在于，还包括: 初始化信号输入端，用于输入初始化信号(Vkst); 初始化模块(323)，用于当初始化信号(Vkst)的高电平到来时，将发光信号输出端的电压上拉至高电平，以及将扫描信号输出端的电压下拉至低电平。11.一种栅极驱动电路，其特征在于:包括N级级联的如权利要求10所述的栅极驱动电路单元、第一时钟线(CKl)、第二时钟线(CK2)、第三时钟线(CK3)、第四时钟线(CK4)和启动信号线(ST);其中N为大于I的正数； 所述第一时钟线(CKl)、第二时钟线(CK2)、第三时钟线(CK3)和第四时钟线(CK4)，用于为所述栅极驱动电路单元提供四相时钟信号；所述启动信号线(ST)连接至第I级栅级驱动电路单元的脉冲信号输入端和第2?N级栅级驱动电路单元的初始化信号输入端；每一级的栅极驱动电路单元的扫描信号输出端连接至下一级栅极驱动电路单元的脉冲信号输入端; 各时钟信号线连接如下: 第4Κ+1级栅极驱动电路单元的第一时钟信号输入端连接至第一时钟线(CKl)，第二时钟信号输入端连接至第二时钟线路(CK2); 第4Κ+2级栅极驱动电路单元的第一时钟信号输入端连接至第二时钟线(CK2)，第二时钟信号输入端连接至第三时钟线路(CK3); 第4Κ+3级栅极驱动电路单元的第一时钟信号输入端连接至第三时钟线(CK3)，第二时钟信号输入端连接至第四时钟线路(CK4); 第4Κ+4级栅极驱动电路单元的第一时钟信号输入端连接至第四时钟线(CK4)，第二时钟信号输入端连接至第一时钟线路(CKl);其中K为大于或等于O的整数； 或者， 第4Κ+1级栅极驱动电路单元的第一时钟信号输入端连接至第一时钟线(CKl)，第二时钟信号输入端连接至第三时钟线路(CK3); 第4Κ+2级栅极驱动电路单元的第一时钟信号输入端连接至第二时钟线(CK2)，第二时钟信号输入端连接至第四时钟线路(CK4); 第4Κ+3级栅极驱动电路单元的第一时钟信号输入端连接至第三时钟线(CK3)，第二时钟信号输入端连接至第一时钟线路(CKl); 第4Κ+4级栅极驱动电路单元的第一时钟信号输入端连接至第四时钟线(CK4)，第二时钟信号输入端连接至第二时钟线路(CK2);其中K为大于或等于O的整数。12.—种栅级驱动电路，其特征在于:包括N级级联的如权利要求10所述的栅极驱动电路单元、第一时钟线(CKl)、第二时钟线(CK2)、第三时钟线(CK3)、第四时钟线(CK4)、第五时钟线(CK5)、第六时钟线(CK6)和启动信号线(ST);其中N为大于I的正数； 所述第一时钟线(CKl)、第二时钟线(CK2)、第三时钟线(CK3)、第四时钟线(CK4)、第五时钟线(CK5)和第六时钟线(CK6)，用于为所述栅极驱动电路单元提供六相时钟信号；所述启动信号线(ST)连接至第I级栅级驱动电路单元的脉冲信号输入端和第2?N级栅级驱动电路单元的初始化信号输入端；每一级的栅极驱动电路单元的扫描信号输出端连接至下一级栅极驱动电路单元的脉冲信号输入端； 各时钟信号线连接如下: 第6K+1级栅极驱动电路单元的第一时钟信号输入端连接至第一时钟线(CKl)，第二时钟信号输入端连接至第三时钟线路(CK3); 第6K+2级栅极驱动电路单元的第一时钟信号输入端连接至第二时钟线(CK2)，第二时钟信号输入端连接至第四时钟线路(CK4); 第6K+3级栅极驱动电路单元的第一时钟信号输入端连接至第三时钟线(CK3)，第二时钟信号输入端连接至第五时钟线路(CK5)； 第6K+4级栅极驱动电路单元的第一时钟信号输入端连接至第四时钟线(CK4)，第二时钟信号输入端连接至第六时钟线路(CK6); 第6K+5级栅极驱动电路单元的第一时钟信号输入端连接至第五时钟线(CK5)，第二时钟信号输入端连接至第一时钟线路(CKl); 第6K+6级栅极驱动电路单元的第一时钟信号输入端连接至第六时钟线(CK6)，第二时钟信号输入端连接至第二时钟线路(CK2);其中K为大于或等于O的整数； 或者， 第6K+1级栅极驱动电路单元的第一时钟信号输入端连接至第一时钟线(CKl)，第二时钟信号输入端连接至第四时钟线路(CK4); 第6K+2级栅极驱动电路单元的第一时钟信号输入端连接至第二时钟线(CK2)，第二时钟信号输入端连接至第五时钟线路(CK5)； 第6K+3级栅极驱动电路单元的第一时钟信号输入端连接至第三时钟线(CK3)，第二时钟信号输入端连接至第六时钟线路(CK6); 第6K+4级栅极驱动电路单元的第一时钟信号输入端连接至第四时钟线(CK4)，第二时钟信号输入端连接至第一时钟线路(CKl); 第6K+5级栅极驱动电路单元的第一时钟信号输入端连接至第五时钟线(CK5)，第二时钟信号输入端连接至第二时钟线路(CK2); 第6K+6级栅极驱动电路单元的第一时钟信号输入端连接至第六时钟线(CK6)，第二时钟信号输入端连接至第三时钟线路(CK3);其中K为大于或等于O的整数。13.一种有机发光二极管面板，包括由多个像素构成的二维像素阵列，以及与阵列中每个像素相连的第一方向的多条数据线、第二方向的多条栅极扫描线和发光控制线；数据驱动电路，用于为所述数据线提供包含视频图像信号的数据信号，其特征在于，还包括: 如权利要求11或12所述的栅极驱动电路，用于为所述栅级扫描线提供扫描信号(VscJ ;以及为所述发光控制线提供发光信号(Vem)。
【专利摘要】本申请公开了一种有机发光二极管面板、栅极驱动电路及其单元，其包括：扫描信号产生单元(31)，用于产生扫描信号(Vscan)；其在所述脉冲信号(VIN)的控制下，将第一时钟信号(VA)传送至扫描信号输出端；以及在第二时钟信号(VB)的控制下，下拉所述扫描信号输出端的电压以维持其为低电平；发光信号产生单元(32)，用于产生发光信号(VEM)；其在所述脉冲信号(VIN)的控制下，下拉发光信号输出端的电压；以及在第二时钟信号(VB)的控制下，对所述发光信号输出端进行充电。本申请实现了在栅极驱动电路及其单元中同时产生扫描信号Vscan和发光信号VEM，且其结构简单、驱动能力强和适用范围广。
【IPC分类】G09G3/32
【公开号】CN104900184
【申请号】CN201510263096
【发明人】张盛东, 胡治晋, 廖聪维, 李文杰, 李君梅, 曹世杰
【申请人】北京大学深圳研究生院
【公开日】2015年9月9日
【申请日】2015年5月21日