一种移位寄存器、栅极驱动电路及显示面板的制作方法
【技术领域】
[0001]本发明涉及显示技术领域，特别涉及一种移位寄存器、栅极驱动电路及显示面板。
【背景技术】
[0002]随着显示技术的飞速发展，显示面板越来越向着高集成度和低成本的方向发展。其中，阵列基板行驱动(Gate Driver on Array，GOA)技术将薄膜晶体管(Thin FilmTransisto^TFT)栅极开关电路集成在显示面板的阵列基板上以形成对显示面板的扫描驱动，从而可以省去栅极集成电路(Integrated Circuit，IC)的绑定(Bonding)区域以及扇出(Fan-out)区域的布线空间，不仅可以在材料成本和制备工艺两方面降低产品成本，而且可以使显示面板做到两边对称和窄边框的美观设计；并且，这种集成工艺还可以省去栅极扫描线方向的Bonding工艺，从而提高了产能和良率。
[0003]—般的栅极驱动电路均是由多个级联的移位寄存器组成，各级移位寄存器的驱动信号输出端分别对应连接一条栅线，通过各级移位寄存器实现依次向显示面板上的各行栅线输入扫描信号。在现有的移位寄存器中，输出晶体管一般是在上拉节点的控制下将时钟信号端的信号提供给驱动信号输出端来输出扫描信号的，但是由于时钟信号端存在频繁的高低电位切换，以及输出晶体管存在的寄生电容的耦合效应，导致该寄生电容频繁的被充放电，从而使该输出晶体管造成大量的功耗损失，进而导致移位寄存器的功耗的增加。
【发明内容】
[0004]本发明实施例提供了一种移位寄存器、栅极驱动电路及显示面板，用以解决现有技术中由于时钟信号端作为驱动信号输出端的电源端时，其频繁的高低电位切换以及输出晶体管存在的寄生电容的耦合效应，导致移位寄存器功耗增加的问题。
[0005]因此，本发明实施例提供了一种移位寄存器，包括:输入模块、复位模块、节点控制模块、第一输出模块以及第二输出模块;其中，
[0006]所述输入模块的第一端与输入信号端相连，第二端与第一参考信号端相连，第三端与第一节点相连;所述输入模块用于在所述输入信号端的控制下将所述第一参考信号端的信号提供给所述第一节点；
[0007]所述复位模块的第一端与复位信号端相连，第二端与第二参考信号端相连，第三端与所述第一节点相连;所述复位模块用于在所述复位信号端的控制下将所述第二参考信号端的信号提供给所述第一节点；
[0008]所述节点控制模块的第一端与第一时钟信号端相连，第二端与第三参考信号端相连，第三端与第一直流信号端相连，第四端与所述第一节点相连，第五端与第二节点相连；所述节点控制模块用于在所述第一节点的控制下将所述第一直流信号端的信号提供给所述第二节点，在所述第一时钟信号端的控制下将所述第三参考信号端的信号提供给所述第二节点，在所述第二节点的控制下将所述第一直流信号端的信号提供给所述第一节点；
[0009]所述第一输出模块的第一端与所述第一直流信号端相连，第二端与第二直流信号端相连，第三端与第二时钟信号端相连，第四端与所述第一节点相连，第五端与所述第二节点相连，第六端与所述移位寄存器的驱动信号输出端相连;所述第一输出模块用于在所述第一节点的控制下将所述第二直流信号端的信号提供给所述驱动信号输出端，在所述第二节点的控制下将所述第一直流信号端的信号提供给所述驱动信号输出端，在所述第二时钟信号端的控制下将所述第一直流信号端的信号提供给所述驱动信号输出端；
[0010]所述第二输出模块的第一端与所述第一时钟信号端相连，第二端与所述第二时钟信号端相连，第三端与所述第一直流信号端相连，第四端与所述第一节点相连，第五端与所述移位寄存器的级联信号输出端相连;所述第二输出模块用于在所述第一节点的控制下将所述第一时钟信号端的信号提供给所述级联信号输出端，在所述第二时钟信号端的控制下将所述第一直流信号端的信号提供给所述级联信号输出端，以及在所述第一节点处于浮接状态时，保持所述第一节点与所述级联信号输出端之间的电压差稳定。
[0011]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述输入模块包括:第一开关晶体管;其中，
[0012]所述第一开关晶体管的栅极与所述输入信号端相连，源极与所述第一参考信号端相连，漏极与所述第一节点相连。
[0013]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述复位模块包括:第二开关晶体管;其中，
[0014]所述第二开关晶体管的栅极与所述复位信号端相连，源极与所述第二参考信号端相连，漏极与所述第一节点相连。
[0015]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述节点控制模块包括:第三开关晶体管、第四开关晶体管、第五开关晶体管和第六开关晶体管;其中，
[0016]所述第三开关晶体管的栅极和源极均与所述第一时钟信号端相连，漏极与所述第四开关晶体管的栅极相连；
[0017]所述第四开关晶体管的源极与所述第三参考信号端相连，漏极与所述第二节点相连；
[0018]所述第五开关晶体管的栅极与所述第一节点相连，源极与所述第一直流信号端相连，漏极与所述第二节点相连；
[0019]所述第六开关晶体管的栅极与所述第二节点相连，源极与所述第一直流信号端相连，漏极与所述第一节点相连。
[0020]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第一输出模块包括:第七开关晶体管、第八开关晶体管和第九开关晶体管;其中，
[0021]所述第七开关晶体管的栅极与所述第一节点相连，源极与所述第二直流信号端相连，漏极与所述驱动信号输出端相连；
[0022]所述第八开关晶体管的栅极与所述第二节点相连，源极与所述第一直流信号端相连，漏极与所述驱动信号输出端相连；
[0023]所述第九开关晶体管的栅极与所述第二时钟信号端相连，源极与所述第一直流信号端相连，漏极与所述驱动信号输出端相连。
[0024]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第二输出模块包括:第十开关晶体管、第十一开关晶体管和电容;其中，
[0025]所述第十开关晶体管的栅极与所述第一节点相连，源极与所述第一时钟信号端相连，漏极与所述级联信号输出端相连；
[0026]所述第十一开关晶体管的栅极与所述第二时钟信号端相连，源极与所述第一直流信号端相连，漏极与所述级联信号输出端相连；
[0027]所述电容连接于所述第一节点与所述级联信号输出端之间。
[0028]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，所述第三参考信号端与所述第一时钟信号端为同一信号端;或者，
[0029]所述第三参考信号端与所述第二直流信号端为同一信号端。
[0030]在一种可能的实施方式中，在本发明实施例提供的上述移位寄存器中，当输入信号端的有效脉冲信号为高电位时，所有开关晶体管为N型开关晶体管;或者，当输入信号端的有效脉冲信号为低电位时，所有开关晶体管为P型开关晶体管。
[0031]相应地，本发明实施例还提供了一种栅极驱动电路，包括级联的多个本发明实施例提供的上述任一种移位寄存器;其中，
[0032]第一级移位寄存器的输入信号端与帧触发信号端相连；
[0033]除第一级移位寄存器之外，其余各级移位寄存器的输入信号端分别与上一级移位寄存器的级联信号输出端相连；
[0034]除最后一级移位寄存器之外，其余各级移位寄存器的复位信号端分别与下一级移位寄存器单元的级联信号输出端相连。
[0035]相应地，本发明实施例还提供了一种显示面板，包括多条栅线，还包括本发明实施例提供的上述栅极驱动电路;其中，
[0036]每一条栅线对应连接所述栅极驱动电路中的一个移位寄存器的驱动信号输出端。
[0037]本发明实施例提供的上述移位寄存器、栅极驱动电路及显示面板，包括:输入模块、复位模块、节点控制模块、第一输出模块以及第二输出模块;其中，输入模块用于在输入信号端的控制下将第一参考信号端的信号提供给第一节点;复位模块用于在复位信号端的控制下将第二参考信号端的信号提供给第一节点;节点控制模块用于在第一节点的控制下将第一直流信号端的信号提供给第二节点，在第一时钟信号端的控制下将第三参考信号端的信号提供给第二节点，在第二节点的控制下将第一直流信号端的信号提供给第一节点；第一输出模块用于在第一节点的控制下将第二直流信号端的信号提供给驱动信号输出端，在第二节点的控制下将第一直流信号端的信号提供给驱动信号输出端，在第二时钟信号端的控制下将第一直流信号端的信号提供给驱动信号输出端;第二输出模块用于在第一节点的控制下将第一时钟信号端的信号提供给级联信号输出端，在第二时钟信号端的控制下将第一直流信号端的信号提供给级联信号输出端，以及在第一节点处于浮接状态时，保持第一节点与级联信号输出端之间的电压差稳定。本发明实施例提供的上述移位寄存器，由于采用第一直流信号端和第二直流信号端作为驱动信号输出端的电源端，与现有移位寄存器中采用时钟信号端作为驱动信号输出端的电源端相比，可以降低移位寄存器的功耗，并且可以提高驱动信号输出端的输出稳定性。
【附图说明】
[0038]图1为本发明实施例提供的移位寄存器的结构示意图；
[0039]图2a为图1所示的移位寄存器的具体结构示意图之一；
[0040]图2b为图1所示的移位寄存器的具体结构示意图之二；
[0041]图3a为图1所示的移位寄存器的具体结构示意图之三；
[0042]图3b为图1所示的移位寄存器的具体结构示意图之四；
[0043]图4a为图1所示的移位寄存器的具体结构示意图之五；
[0044]图4b为图1所示的移位寄存器的具体结构示意图之六；
[0045]图5a为图3a所不的移位寄存器的电路时序图；
[0046]图5b为图3b所示的移位寄存器的电路时序图；
[0047]图6为图3a所示的移位寄存器的驱动信号输出端输出的信号测试图；
[0048]图7a为图4a所不的移位寄存器的电路时序图；
[0049]图7b为图4b所示的移位寄存器的电路时序图；
[0050]图8为本发明实施例提供的栅极驱动电路的结构示意图。
【具体实施方式】
[0051]下面结合附图，对本发明实施例提供的移位寄存器、栅极驱动电路及显示面板的【具体实施方式】进行详细的说明。
[0052]本发明实施例提供的一种移位寄存器，如图1所示，包括:输入模块1、复位模块2、节点控制模块3、第一输出模块4以及第二输出模块5;其中，
[0053]输入模块I的第一端与输入信号端Input相连，第二端与第一参考信号端RefI相连，第三端与第一节点A相连;输入模块I用于在输入信号端Input的控制下将第一参考信号端Refl的信号提供给第一节点A;
[0054]复位模块2的第一端