移位寄存器单元及其驱动方法、栅极驱动电路、显示装置的制造方法
【技术领域】
[0001]本发明涉及显示技术领域，尤其涉及一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置。
【背景技术】
[0002]有机发光二极管(Organic Light Emitting D1de，0LED)作为一种电流型发光器件，因其所具有的自发光、快速响应、宽视角和可制作在柔性衬底上等特点而越来越多地被应用于高性能显示领域当中。
[0003]OLED按驱动方式可分为PMOLED(Passive Matrix Driving OLED，无源矩阵驱动有机发光二极管)和AM0LED(Active Matrix Driving 0LED，有源矩阵驱动有机发光二极管)两种。由于AMOLED显示器具有低制造成本、高应答速度、省电、可用于便携式设备的直流驱动、工作温度范围大等等优点而可望成为取代IXD(liquid crystal display，液晶显示器)的下一代新型平面显示器。
[0004]AMOLED显示面板的像素电路基本结构如图1所示，在数据写入阶段，第一扫描信号线SI控制晶体管Tl导通，数据电压端Dm可以通过晶体管Tl将数据电压Vdata写入驱动晶体管Td的栅极;在发光阶段，第二扫描信号线S2向开关晶体管T2的栅极提供一个与时钟信号Clock脉宽的脉冲宽度相当的单脉冲信号，以驱动该开关晶体管T2在上述脉冲宽度对应的时间内导通。在此情况下，流过驱动晶体管Td和开关晶体管T2的电流I能够驱动OLED发光。
[0005]由于像素单元的亮度灰阶与该像素单元内OLED的发光亮度有关，而OLED的发光亮度与流过OLED的电流I有关，此外该电流I又与数据电压Vdata有关。因此现有技术中通过源极驱动器对数据电压Vdata的大小进行调节，就可以实现调节像素单元的亮度灰阶。
[0006]然而，当采用调节数据电压Vdata，以对调节像素单元亮度灰阶进行调节时，由于AMOLED显示面板的响应速度高，因此会导致调节后的亮度灰阶值与预设灰阶值之间产生较大的误差，从而降低了调节精度和显示效果。
【发明内容】
[0007]本发明的实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，能够在发光阶段控制OLED的发光时长，以对像素单元的灰阶亮度进行调节。
[0008]为达到上述目的，本发明的实施例采用如下技术方案:
[0009]本发明实施例的一方面，提供一种移位寄存器单元，包括第一输出模块、第二输出模块、第一控制模块以及第二控制模块;所述第一控制模块连接第一控制信号端、第二控制信号端、第一时钟信号端、第二时钟信号端、第一电压端、第二信号输出端以及所述第一输出模块，用于在所述第一控制信号端、所述第二控制信号端、所述第一时钟信号端、所述第二时钟信号端以及所述第一电压端的控制下，向所述第二信号输出端输出信号，并开启所述第一输出模块;所述第一输出模块还连接所述第一电压端和第一信号输出端，用于在开启状态下将所述第一电压端的信号输出至所述第一信号输出端;所述第二控制模块连接所述第二控制信号端、所述第一时钟信号端、所述第二时钟信号端、所述第一电压端、所述第一控制模块以及所述第二输出模块，用于在所述第二控制信号端、所述第一时钟信号端、所述第二时钟信号端、所述第一电压端以及所述第一控制模块的控制下，开启所述第二输出模块;所述第二输出模块还连接第二电压端和所述第一信号输出端，用于在开启状态下将所述第二电压端的信号输出至所述第一信号输出端。
[0010]优选的，所述第一输出模块包括第一晶体管和第一电容;所述第一晶体管的栅极连接所述第一控制模块，第一极连接所述第一电压端，第二极连接所述第一信号输出端;所述第一电容的一端连接所述第一晶体管的第一极，另一端连接所述第一晶体管的栅极。
[0011]优选的，所述第二输出模块包括第二晶体管和第二电容;所述第二晶体管的栅极连接所述第二控制模块，第一极连接所述第二电压端，第二极与所述第一信号输出端相连接;所述第二电容的一端连接所述第二晶体管的栅极，另一端与所述第二时钟信号端相连接。
[0012]优选的，所述第一控制模块包括第三晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管、第三电容以及第四电容；
[0013]所述第三晶体管的栅极连接所述第一时钟信号端，第一极连接所述第一控制信号端，第二极与所述第五晶体管和所述第八晶体管的栅极相连接；
[0014]所述第五晶体管的第一极连接所述第一电压端，第二极与所述第七晶体管的栅极相连接;所述第六晶体管的栅极连接所述第一时钟信号端，第一极连接所述第二控制信号端，第二极与所述第七晶体管的栅极相连接;所述第七晶体管的第一极连接所述第一电压端，第二极与所述第九晶体管的第一极相连接;所述第八晶体管的第一极连接所述第二时钟信号端，第二极与所述第九晶体管的第一极相连接;所述第九晶体管的栅极连接所述第二时钟信号端，第一极连接所述第二信号输出端，第二极与所述第一输出模块相连接;所述第三电容的一端连接所述第八晶体管的栅极，另一端与所述第九晶体管的第一极相连接；所述第四电容的一端连接所述第七晶体管的第一极，另一极与所述第七晶体管的栅极相连接。
[0015]优选的，所述第二控制模块包括第四晶体管以及第十晶体管;所述第四晶体管的栅极连接所述第一时钟信号端，第一极连接所述第二控制信号端，第二极与所述第二输出模块相连接;所述第十晶体管的栅极连接所述第一控制模块，第一极连接所述第一电压端，第二极与所述第二输出模块相连接。
[0016]本发明实施例的另一方面，提供一种栅极驱动电路，包括至少两级如上所述的任意一种移位寄存器单元;第一级移位寄存器单元的第一控制信号端用于接收第一控制信号，第二控制信号端用于接收第二控制信号，所述第一控制信号和所述第二控制信号均为同一图像帧的控制信号；除所述第一级移位寄存器单元以外，其余移位寄存器单元的第一控制信号端连接上一级移位寄存器单元的第二信号输出端;除所述第一级移位寄存器单元以外，其余移位寄存器单元的第二控制信号端连接上一级移位寄存器单元的第一信号输出端;最后一级移位寄存器单元的第二信号输出端空置。
[0017]本发明实施例的另一方面，提供一种显示装置，包括显示面板，所述显示面板包括多个像素单元，每个所述像素单元中设置有像素电路还包括如上所述的栅极驱动电路;所述像素电路包括驱动晶体管和发光器件，以及连接于所述驱动晶体管和所述发光器件之间的开关晶体管;所述栅极驱动电路中的一级移位寄存器单元的第一信号输出端与位于同一行像素单元的像素电路中的开关晶体管的栅极相连接。
[0018]本发明实施例的又一方面，提供一种移位寄存器单元的驱动方法，包括:第一控制模块在第一控制信号端、第二控制信号端、第一时钟信号端、第二时钟信号端以及第一电压端的控制下，向第二信号输出端输出信号，并开启第一输出模块;所述第一输出模块在开启状态下将第一电压端的信号输出至第一信号输出端；第二控制模块在所述第一控制信号端、所述第一时钟信号端、所述第二时钟信号端、所述第一电压端以及所述第一控制模块的控制下，开启第二输出模块;所述第二输出模块在开启状态下将第二电压端的信号输出至所述第一信号输出端。
[0019]优选的，一图像帧包括第一阶段、至少一个第二阶段、至少一个第三阶段、第四阶段、第五阶段以及第六阶段；当构成所述第一输出模块、所述第二输出模块、所述第一控制模块以及所述第二控制模块的晶体管均为P型晶体管的情况下，在所述一图像帧内所述驱动方法包括:在所述第一阶段，第一控制信号端和第一时钟信号端输出低电平，第二控制信号端和第二时钟信号端输出高电平;在所述第一控制模块的控制下，所述第二信号输出端输出高电平，且所述第一输出模块关闭，在所述第二控制模块的控制下，所述第二输出模块关闭;所述第一信号输出端保持在上一图像帧最后一个阶段的电压;在所述第二阶段，所述第一控制信号端、所述第一时钟信号端以及所述第二控制信号端输出高电平，所述第二时钟信号端输出低电平;在所述第一控制模块的控制下，所述第二信号输出端输出低电平，且所述第一输出模块开启，在所述第二控制模块的控制下，所述第二输出模块关闭;所述第一电压端的信号通过所述第一输出模块输出至所述第一信号输出端;在所述第三阶段，所述第一控制信号端和所述第一时钟信号端输出低电平，所述第二控制信号端和所述第二时钟信号端输出高电平;在所述第一控制模块的控制下，所述第二信号输出端输出高电平，且所述第一输出模块开启，在所述第二控制模块的控制下，所述第二输出模块关闭;所述第一电压端的信号通过所述第一输出模块输出至所述第一信号输出端;在所述第四阶段，所述第一控制信号端和所述第一时钟信号端输出高电平，所述第二控制信号端和所述第二时钟信号端输出低电平;在所述第一控制模块的控制下，所述第二信号输出端输出低电平，且所述第一输出模块开启，在所述第二控制模块的控制下，所述第二输出模块关闭;所述第一电压端的信号通过所述第一输出模块输出至所述第一信号输出端;在所述第五阶段，所述第一控制信号端和所述第二时钟信号端输出高电平，所述第二控制信号端和所述第一时钟信号端输出低电平;在所述第一控制模块的控制下，所述第二信号输出端输出高电平，且所述第一输出模块开启，在所述第二控制模块的控制下，所述第二输出模块关闭;所述第一电压端的信号通过所述第一输出模块输出至所述第一信号输出端;在所述第六阶段，所述第一控制信号端和所述第一时钟信号端输出高电平，所述第二控制信号端和所述第二时钟信号端输出低电平;在所述第一控制模块的控制下，所述第二信号输出端输出高电平，且所述第一输出模块关闭，在所述第二控制模块的控制下，所述第二输出模块开启;所述第二电压端的信号通过所述第二输出模块输出至所述第一信号输出端。
[0020]本发明实施例提供一种移位寄存器单元及其驱动方法、栅极驱动电路、显示装置，该移位寄存器单元，包括第一输出模块、第二输出模块、第一控制模块以及第二控制模块。其中，第一控制模块连接第一控制信号端、第二控制信号端、第一时钟信号端、第二时钟信号端、第一电压端、第二信号输出端以及第一输出模块，用于在第一控制信号端、第二控制信号端、第一时钟信号端、第二时钟信号端以及第一电压端的控制下，向第二信号输出端输出信号，并开启第一输出模块。第一输出模块还连接第一电压端和第一信号输出端，用于在开启状态下将第一电压端的信号输出至第一信号输出端。第二控制模块连接第二控制信号端、第一时钟信号端、第二时钟信号端、第一电压端、第一控制模块以及第二输出模块，用于在第二控制信号端、第一时钟信号端、第二时钟信号端、第一电压端以及第一控制模块的控制下，开启第二输出模块。第二输出模块还连接第二电压端和第一信号输出端，用于在开启状态下将第二电压端的信号输出至第一信号输出端。
[0021]综上所述，第一控制模块可以控制第一输出模块开启，且当第一输出模块开启时能够将第一电压端的电压输出至第一信号输出端。此外，第二控制模块可以控制第二输出模块开启，并在第二输出模块开启的状态下，将第二电压端的电压输出至第一信号输出端。
[0022]在此情况下，可以将上述第一信号输出端与像素单路中，连接于驱动晶体管和发光器件之间的开关晶体管的栅极相连接。这样一来，在该像素单元的非显示阶段，即发光器件不发光时，上述第一控制模块可以将第一输出模块关闭，而第二控制模块可以将第二输出模块打开，从而使得第二电压端提供的电压输出至上述开关晶体管的栅极，使得该开关晶体管处于截止状态，此时发光器件不会发光。而当像素单元需要进行显示，即该像素电路处于发光阶段时，上述第二控制模块可以控制第二输出模块关闭，而第一控制模块可以控制第一输出模块开启，并且还可以控制第一输出模块开启的时长，从而控制像素电路中开关晶体管的导通时长，达到控制发光器件的发光时长。这样