专利名称：栅极驱动器和包括该栅极驱动器的显示装置的制作方法
技术领域：
本实用新型涉及薄膜晶体管(TFT)液晶屏幕(LCD),更具体地说， 涉及一种用于TFT-LCD的栅极驱动器和包括该栅极驱动器的显不装置。
背景技术：
如图1所示，现有的TFT-LCD包括显示单元10，显示单元10由许多像 素单元10'构成，其屮像素单元10'位于栅极驱动线40和源极驱动线50的每 -个交义区域。源极驱动器20将图像信号通过源极驱动线50输出到显不单 元10，并且栅极驱动器30通过驱动栅极驱动线40幵启像素单元10'。由于液晶板的同一行的所有TFT的栅极共享同一根栅极驱动线40，并 且同-列的所有TFT的源极共享同 一根源极驱动线50，所以无法在同一时 刻对每"个TFT进行单独的控制动作，而是必须采用专用的时序控制与驱动 器来加以控制。栅极驱动器30根据控制时序打开液晶板10上的各条栅极驱动线40，使 得连接至该行的所有薄膜晶体管可以接受相应源极驱动线50上输入电压对 其单元存储电荷值进行的刷新。如图2所不，典型的栅极驱动器主要包括依次顺序连接的地址译码器2、 逻辑控制器3、电平位移器4和输出接口 13。其中地址译码器2用来通过对 地址发生器1产生的地址信号的译码选中开启行，其输出连接到逻辑控制器 3的输入；逻辑控制器3用来接收逻辑控制输入，判定输出使能开始与否， 其输出连接到电平位移器4;电平位移器4用于将低压电路生成的信号转换 为高压输出逻辑，其输出接到输出接口 13的输入；输出接口 13用于输出驱 动信号辛:TFT-LCD的各栅极驱动线(未不出)。其屮，地址发生器1是通过
代码生成的时序逻辑控制产生地址信号。具有这样结构的现有栅极驱动器的 缺点是工作时功耗较大。实用新型内容本实用新型的目的是为了解决现有的TFT-LCD栅极驱动器的功耗大的 不足，提供一种用于TFT-LCD的低功耗的栅极驱动器和包括该栅极驱动器显示装置。通常来说，驱动控制过程中，栅极驱动器的输出信号的电压是从高电压 逻辑高电平VGH摆动到高电压逻辑低电平VGL或者从高电压逻辑低电平 VGL摆动到高电压逻辑高电平VGH的。假设，栅极驱动器驱动第n条栅极 驱动线GL，那么栅极驱动器的功耗Pi由下述公式1给出P产VDDXIa^VDDX(C。XV画gXF汁匿) 公式1其屮，VDD是栅极驱动器的供电电压，Cn是第n条栅极驱动线的电容，Iav是平均电流，Vs謂g是扫描脉冲的电压摆动幅度，F^e是TFLLCD的扫描场频。那么，在现有的TFT-LCD驱动器中，栅极驱动器输出幅度从高电压逻 辑高电平VGH摆动到高电压逻辑低电平VGL或者从高电压逻辑低电平 VGL摆动到高电压逻辑高电平VGH的信号，用于对栅极驱动线的电容进行 充/放电，因此，在充/放电过程中其功耗与高电压逻辑高电平VGH和Vswing 的乘积是成正比的，那么对于现有的TFT-LCD，其高电压逻辑高电平VGH 与高电压逻辑低电平VGL的差通常在30 40伏之间，那么V，^也为30 40 伏之间，可见在驱动过程中其功耗大。本实用新型的发明人根据上述原理， 在现有栅极驱动器屮引入节功耗电路，使得栅极驱动器的工作时的功耗显著 降低。本实用新型提供的用于薄膜晶体管液晶屏幕的栅极驱动器包括地址译 码器、逻辑控制器、第一电平位移器和输出接口，地址译码器、逻辑控制器
和第一电平位移器顺序连接，其中，所述栅极驱动器还包括节功耗电路，所 述节功耗电路连接在第-一 电平位移器和输出接口之间。本实用新型提供的显示装置包括显示单元、栅极驱动器、栅极驱动线， 栅极驱动器与栅极驱动线连接，栅极驱动器通过栅极驱动线控制显不单元的 开启或关闭，其中，该栅极驱动器为本实用新型提供的栅极驱动器本实用新型在现有技术的基础上引入了节功耗电路，其工作过程是巧某--行被选中时，先将选中行高压开关驱动器中的PMOS管和NNOS管同 时关断，并且同时打开高压放电NMOS管来将节功耗电路的输出端上拉伞: 中间电压VSSD;再将选中行开关驱动器中的PMOS管开通，将节功耗电路 的输出端上拉至VGH。通常，设置VSSD为VGH与VGL代数和的1/2，那 么，栅极驱动器驱动第n条栅极驱动线，栅极驱动器的功耗P2由F述公式2 给出P尸VDDX Iav=VDDX(CnX Vswing/2XFfr薩"l/2P, 公式2其中，VDD是栅极驱动器的供电电压，Q是第n条栅极驱动线的电容，la、 是平均电流，并且V，，是扫描脉冲的电压摆动幅度，Fframe是TF卩LCD的 扫描场频。从而，采用本实用新型的栅极驱动器的功耗变成了现有技术釆川 的栅极驱动器的功耗的1/2。
图1是现有技术的TFT-LCD的结构的示意框图； 图2是现有技术的TFT-LCD栅极驱动器的结构示意图； 图3是本实用新型的TFT-LCD栅极驱动器的结构示意图； 图4是本实用新型的节能功耗电路的结构示意图；图5是本实用新型的包括移位寄存器的TFT-LCD栅极驱动器的结构小-意图；图6是本实用新型栅极驱动器所实现的输出驱动行的波形示意图。
具体实施方式
以下结合附图详细说明本实用新型。如图3所/」"本实用新型提供了一种用于薄膜晶体管液晶屏幕的栅极驱动器，该薄膜晶体管液晶屏幕的栅极驱动器包括地址译码器2、逻辑控制器 3、第一电平位移器4和输出接口 13，地址译码器2、逻辑控制器3和第一 电平位移器4顺序连接，其中，所述栅极驱动器还包括节功耗电路14，所 述节功耗电路14连接在第一电平位移器4和输出接口 13之间。其中，地址发生器1是通过代码生成的时序逻辑控制产生地址信号的装 置，其地址信号用于地址译码器2的译码。其中，所述节功耗电路14可以是各种能降低扫描脉冲的电压摆动幅度Vs謂g的节功耗电路。优选情况下，如图4所示，所述节功耗电路14包括先断后通开关5、第 二电平位移器6、反相器7、多选一传输管9、第- 或非门8、第二或非门10、 开关驱动器11和放电开关12;地址发生器1的一个输出端连接到先断后通 开关5的输入端；先断后通开关5的输出端连接到第二电平位移器6的输入 端；第二电平位移器6的 一个输出端连接到多选 -传输管9中NMOS管的 栅极，另一个输出端连接到多选一传输管9中PMOS管的栅极和第一或非门 8的一个输入端；第一电平移位器4输出端连接到反相器7的输入端和第二 或非门10的-个输入端；反相器7的输出端连接到多选,输管9中NMOS 管的源极和第-或非门8的一个输入端；多选一传输管9中PMOS管的漏极 与多选一传输管9中NMOS管的漏极相连，并且连接到开关驱动器11的 PMOS管的栅极上；第一或非门8的输出端连接到第二或非门10的输入端 和放电开关12的NMOS管的栅极上；第二或非门10的输出端连接到开关 驱动器11的NMOS管的栅极上；开关驱动器11的PMOS管和NMOS管的 漏极和放电开关12的NMOS管的漏极与输出接口 13连接 所述节功耗电路中的多选一传输管9的种类和结构为本领域技术人员所 公知。优选情况下，多选一传输管9为二选一传输管，该二选一传输管一般由漏极相连的一对PMOS管和NMOS管组成。所述节功耗电路中的开关驱动器11的结构可以有多种实现方式。优选 情况下，开关驱动器11可以由漏极相连的一对PMOS管和NMOS管组成。所述节功耗电路中的放电开关12结构可以有多种实现方式。优选情况 下，放电开关12可以为NMOS管。所述节功耗电路中的反相器7种类和结构为本领域技术人员所公知。所述节功耗电路中的或非门种类和结构为本领域技术人员所公知。优选 情况下，或非门为二输入或非门。所述栅极驱动器中的地址译码器2的种类和结构为本领域技术人员所公 知。优选情况卜-，地址译码器2是一个8位的地址信号译码器所述栅极驱动器中的逻辑控制器3的种类和结构为本领域技术人员所公 知。优选情况下，逻辑控制器3是串联的2个二输入与非门，用于产生两路 逻辑控制信号，其屮一路用于决定什么时候开启和关断对应行，另外--路川 于决定是否开启和关断。所述栅极驱动器中的电平位移器4是一种常用的接口电路，其种类和结 构为本领域技术人员所公知，本实用新型中，需要该电平位移器4实现将译 码逻辑控制信号从低电压逻辑高电平(例如1.8V)和低电压逻辑低电平(例 如0V)升压到高电压逻辑高电平(例如16V)和高电压逻辑低电平(例如 -14V)。如图5所不，所述栅极驱动器还可以包括移位寄存器15，逻辑控制器3 通过移位寄存器15与电平位移器4连接，用于保存数据来保证建立和锁存 时间，依次移位产生低压(TTL电平)逻辑输出，并且可以滤掉前面逻辑控 制器3不必要的毛刺对后面的电路造成误操作。所述栅极驱动器中移位寄存器15的种类和结构为本领域技术人员所公 知。该移位寄存器15可采用锁存器或触发器，优选采用主从D触发器(D-Flipflop)。如图1所不，本实用新型提供的显示装置包括显示单元10、栅极驱动器 30、栅极驱动线40，栅极驱动器30与栅极驱动线连接40，栅极驱动器30 通过栅极驱动线40控制显示单元IO的开启或关闭，其中，该栅极驱动器为 本实用新型提供的驱动器。本实用新型提供的显示装置中，只对栅极驱动器30做了改进，其它部 件及它们的连接关系为本领域技术人员所公知。除了 il述显示单元10、栅极驱动器30、栅极驱动线40外，木实用新型 提供的显不装置还包括显示装置所必须的其它必要组件，如源极驱动器20、 源极驱动线50等。这些组件及它们间的连接关系均为本领域技术人员所公 知，在此不再赘述。本实用新型提供的TFT-LCD栅极驱动器的工作过程如卜、如图6所示，由第二电平位移器6产生的两路逻辑控制信号，分别标k! 为G—SW一1和G—SW—2。由第--电平位移器4产生的逻辑控制信号标记为 PWIR3。栅极驱动器的输出电压标记为G—OUT。 二选一传输管中的PMOS 管的源极和开关驱动器11中的PMOS管的源极与高电压逻辑高电平相连 VGH;开关驱动器11中的NMOS管的漏极与高电压逻辑低电平相连VGL; 放电开关12的NMOS管的源极与中间电压VSSD相连。当第n行未被选中时，其第一电平位移器4输出的信号PWIR3i，则 反相器7的输出为1; 二输入或非门8的一个输入为1，则其输出始终为0， 那么放电开关12的NMOS管关闭；二输入或非门10的两输入端均为0，则 其输出端为1，那么开关驱动11的NMOS管开启，栅极驱动器的输出电H;: G—OUT始终为VGL。当第n行被选中时，其电平位移器4输出的信号PWIR34。那么，包 含两种操作，其一是将栅极驱动器的输出电压置位到VSSD，其二是将栅极 驱动器的输出G_OUT置位到VGH。将栅极驱动器的输出电压置位到VSSD的工作过程是第二电平位移器 6输出的信号G—SW—1和G—SW一2均为0，则二选--传输管9中PMOS特和 NMOS管的栅极输入电压均为0，那么PMOS管开启并且NMOS管关闭， PMOS管漏极被拉到VGH，那么对应开关驱动11的PMOS管的栅极输入为 1，则该管关闭。第一电平位移器4输出的信号PWIR34，那么二输入或非 门10的一个输入端为1，则其输出始终为0，那么开关驱动11的NMOS管 的栅极输入始终为0，则该管关闭。第一电平位移器4输出的信号PWIR3=1 ， 那么反相器7的输出为0，那么二输入或非门8的两输入端均为0，则其输 出为l，那么放电开关12的NMOS管的栅极输入为1，则该管开启，其漏 极，即栅极驱动器的输出，被拉到VSSD，实现了将栅极驱动器的输出电压 G一OUT置位到VSSD的过程。然后，将栅极驱动器的输出电)K从VSSD置位到VGH的工作过程足 第二电平位移器6的输出为两路控制信号G—SW—1和G—SW—2均反转为1 。 则二选一传输管9中PMOS管和NMOS管的栅极输入电压均为1，那么 NMOS管开启并且PMOS管关闭，NMOS管漏极电压由电平位移器4输出 的信号PWIR3的非决定，被置为0，那么对应开关驱动11的PMOS管的栅 极输入为0，则该管开启。第-一电平位移器4输出的信号PWIR3—，那么二 输入或非门10的一个输入端为1，则其输出始终为0，那么开关驱动U的 NMOS管的栅极输入始终为0，则该管关闭。第二电平位移器6的输出控制 信号G—SW—2=1，那么二输入或非门8的一个输入端为1，则其输出为0， 那么放电开关12的NMOS管的栅极输入为0，则该管关闭，那么，栅极驱 动器的输出电压仅由高压开关驱动11的PMOS管的源极电压决定，则被拉 到VGH，实现了将栅极驱动器的输出电压G一OUT从VSSD置位到VGH的 过程。
权利要求1、一种用于薄膜晶体管液晶屏幕的栅极驱动器，所述栅极驱动器包括地址译码器(2)、逻辑控制器(3)、第一电平位移器(4)和输出接口(13)，地址译码器(2)、逻辑控制器(3)和第一电平位移器(4)顺序连接，其特征是，所述栅极驱动器还包括节功耗电路(14)，所述节功耗电路(14)连接在第一电平位移器(4)和输出接口(13)之间。
2、 根据权利要求1所述的栅极驱动器，所述节功耗电路(14)包括先 断后通开关(5)、第二电平位移器(6)、反相器(7)、多选一传输管(9)、 第-或非门(8)、第二或非门(10)、开关驱动器(11)和放电开关(12); 先断后通开关(5)的输出端连接到第二电平位移器(6)的输入端；第二电 平位移器(6)的一个输出端连接到多选一传输管(9)中NMOS管的栅极， 另一个输出端连接到多选一传输管(9)中PMOS管的栅极和第一或非门(.8) 的一个输入端；第一电平移位器(4)输出端连接到反相器(7)的输入端和 第二或非门(10)的-一个输入端；反相器(7)的输出端连接到多选一传输 管(9)中NMOS管的源极和第一或非门(8)的一个输入端；多选一传输 管(9)中PMOS管的漏极与多选一传输管(9)中NMOS管的漏极相连， 并且连接到开关驱动器(11)的PMOS管的栅极上；第一或非门(8)的输 出端连接到第二或非门(10)的输入端和放电开关(12)的NMOS管的栅 极—1;第二或非门(10)的输出端连接到开关驱动器(11)的NMOS管的 栅极上；开关驱动器(11)的PMOS管和NMOS管的漏极和放电开关(12) 的NMOS管的漏极与输出接口 (13)连接。
3、 根据权利要求2所述的栅极驱动器，其特征是，所述多选"传输管 (9)为二选一传输管，由漏极相连的一对PMOS管和NMOS管组成。
4、 根据权利要求2所述的栅极驱动器，其特征是，所述幵关驱动器(11) 由漏极相连的一对PMOS管和NMOS管组成。
5、 根据权利要求2所述的栅极驱动器，其特征是，所述放电开关(12)为NMOS管。
6、 根据权利要求2所述的栅极驱动器，其特征是，所述或非门为二输 入或非门。
7、 根据权利要求1所述的栅极驱动器，其特征是，该驱动器还包括移 位寄存器(15)，逻辑控制器(3)通过移位寄存器(15)与第一电平位移器(4)连接。
8、 一种显示装置，该装置包括显示单元(10)、栅极驱动器(30)、栅 极驱动线(40)，栅极驱动器(30)与栅极驱动线连接(40)，栅极驱动器(30) 通过栅极驱动线(40)控制显示单元(10)的开启或关闭，其特征在于，该 栅极驱动器为权利要求1-7任意一项所述的驱动器。
专利摘要一种用于薄膜晶体管液晶屏幕的栅极驱动器，所述栅极驱动器包括依次顺序连接的地址译码器(2)、逻辑控制器(3)、第一电平位移器(4)和输出接口(13)，其中，所述栅极驱动器还包括节功耗电路(14)，所述节功耗电路(14)连接在第一电平位移器(4)和输出接口(13)之间。该栅极驱动器能够大大节省栅极驱动器工作的功耗。
文档编号G02F1/13GK201051194SQ200620139489
公开日2008年4月23日 申请日期2006年12月27日 优先权日2006年12月27日
发明者云 杨, 贾福来 申请人:比亚迪股份有限公司