技术方案7.如技术方案6所述的阻抗校准电路，其中复用部被配置成响应于选择信号来去激活第一复制驱动器群组和第二复制驱动器群组的另一个群组。
[0130]技术方案8.—种半导体存储器，包括:
[0131]多个层叠裸片，
[0132]其中所述多个层叠裸片中的一个裸片包括物理区和用于直接存取外部装置的测试电极区，并且被配置成将物理区的输出驱动器的阻抗和测试电极区的输出驱动器的阻抗与预设阻抗匹配。
[0133]技术方案9.如技术方案8所述的半导体存储器，其中一个裸片包括:
[0134]物理区，其包括输出驱动器和阻抗校准电路；以及
[0135]测试电极区，其包括多个直接存取球以及输出驱动器，所述多个直接存取球被配置成直接存取并测试半导体存储器。
[0136]技术方案10.如技术方案9所述的半导体存储器，其中阻抗校准电路包括:
[0137]第一复制驱动器群组，其被配置成复制物理区的输出驱动器；
[0138]第二复制驱动器群组，其被配置成复制测试电极区的输出驱动器；以及
[0139]阻抗校准单元，其被配置成校准阻抗校准信息的值，以便选自第一复制驱动器群组和第二复制驱动器群组的驱动器群组的输出电压大体上等于参考电压。
[0140]技术方案11.如技术方案10所述的半导体存储器，其中第二复制驱动器群组的驱动器被配置成通过具有与电阻器的连接来防止噪声。
[0141]技术方案12.如技术方案10所述的半导体存储器，还包括:
[0142]参考电阻设定单元，其被配置成通过测试模式来设定参考电阻值。
[0143]技术方案13.如技术方案10所述的半导体存储器，其中阻抗校准单元包括:
[0144]复用部，其被配置成响应于选择信号来激活来自第一复制驱动器群组和第二复制驱动器群组两者的一个群组，并且通过使用阻抗校准信息来校准所述一个群组的电阻值；
[0145]比较部，其被配置成比较参考电压与所述一个群组的输出电压，并产生比较信号；以及
[0146]计数部，其被配置成响应于比较信号来计数阻抗校准信息。
[0147]技术方案14.一种存储系统，包括:
[0148]存储器控制器；以及
[0149]多个半导体存储器，其通过中介层连接至存储器控制器，
[0150]其中所述多个半导体存储器中的每一个包括用于直接存取外部装置的测试电极区以及物理区，并且被配置成将物理区的输出驱动器的阻抗和测试电极区的输出驱动器的阻抗与预设阻抗匹配，以及
[0151]所述多个半导体存储器的测试电极区被配置成共享用于至存储系统的外部的信号输入/输出的信号线。
[0152]技术方案15.如技术方案14所述的存储系统，其中半导体存储器包括:
[0153]多个层叠裸片，
[0154]其中所述多个层叠裸片中的一个裸片被配置成将物理区的输出驱动器的阻抗和测试电极区的输出驱动器的阻抗与预设阻抗匹配。
[0155]技术方案16.如技术方案15所述的存储系统，其中所述一个裸片的物理区还包括阻抗校准电路。
[0156]技术方案17.如技术方案16所述的存储系统，其中阻抗校准电路包括:
[0157]第一复制驱动器群组，其被配置成复制物理区的输出驱动器；
[0158]第二复制驱动器群组，其被配置成复制测试电极区的输出驱动器；以及
[0159]阻抗校准单元，其被配置成校准阻抗校准信息的值，以便选自第一复制驱动器群组和第二复制驱动器群组的驱动器群组的输出电压大体上等于参考电压。
[0160]技术方案18.如技术方案17所述的存储系统，其中第二复制驱动器群组的驱动器被配置成通过具有与电阻器的连接来防止噪声。
[0161]技术方案19.如技术方案17所述的存储系统，还包括:
[0162]参考电阻设定单元，其被配置成通过测试模式设定参考电阻值。
[0163]技术方案20.如技术方案17所述的存储系统，其中阻抗校准单元包括:
[0164]复用部，其被配置成响应于选择信号来激活来自第一复制驱动器群组和第二复制驱动器群组两者的一个群组，并且通过使用阻抗校准信息来校准所述一个群组的电阻值；
[0165]比较部，其被配置成比较参考电压与所述一个群组的输出电压，并产生比较信号；以及
[0166]计数部，其被配置成响应于比较信号来计数阻抗校准信息。
【主权项】
1.一种阻抗校准电路，包括: 第一复制驱动器群组，其被配置成复制物理区的输出驱动器； 第二复制驱动器群组，其被配置成复制测试电极区的输出驱动器，所述测试电极区用于直接存取存储器；以及 阻抗校准单元，其被配置成单独执行第一复制驱动器群组以及第二复制驱动器群组的阻抗匹配操作。2.如权利要求1所述的阻抗校准电路，其中第二复制驱动器群组的驱动器被配置成通过具有与电阻器的连接来防止噪声。3.如权利要求1所述的阻抗校准电路，还包括: 参考电阻设定单元，其被配置成通过测试模式设定参考电阻值。4.如权利要求3所述的阻抗校准电路，其中参考电阻设定单元包括: 电阻器阵列； 保险丝组，其被配置成输出保险丝信号； 第一开关阵列，其被配置成响应于使能信号来将测试焊盘连接至电阻器阵列的节点中的一个；以及 第二开关阵列，其被配置成响应于保险丝信号来将电阻器阵列的节点中的一个连接至第一复制驱动器群组。5.如权利要求1所述的阻抗校准电路，其中阻抗校准单元被配置成校准阻抗校准信息的值，以便选自第一复制驱动器群组与第二复制驱动器群组的驱动器群组的输出电压大体上等于参考电压。6.如权利要求1所述的阻抗校准电路，其中阻抗校准单元包括: 复用部，其被配置成响应于选择信号来激活来自第一复制驱动器群组和第二复制驱动器群组两者的一个群组，并且通过使用阻抗校准信息来校准所述一个群组的电阻值； 比较部，其被配置成比较参考电压与所述一个群组的输出电压，并产生比较信号；以及 计数部，其被配置成响应于比较信号来计数阻抗校准信息。7.如权利要求6所述的阻抗校准电路，其中复用部被配置成响应于选择信号来去激活第一复制驱动器群组和第二复制驱动器群组的另一个群组。8.一种半导体存储器，包括: 多个层叠裸片， 其中所述多个层叠裸片中的一个裸片包括物理区和用于直接存取外部装置的测试电极区，并且被配置成将物理区的输出驱动器的阻抗和测试电极区的输出驱动器的阻抗与预设阻抗匹配。9.如权利要求8所述的半导体存储器，其中一个裸片包括: 物理区，其包括输出驱动器和阻抗校准电路；以及 测试电极区，其包括多个直接存取球以及输出驱动器，所述多个直接存取球被配置成直接存取并测试半导体存储器。10.一种存储系统，包括: 存储器控制器；以及 多个半导体存储器，其通过中介层连接至存储器控制器， 其中所述多个半导体存储器中的每一个包括用于直接存取外部装置的测试电极区以及物理区，并且被配置成将物理区的输出驱动器的阻抗和测试电极区的输出驱动器的阻抗与预设阻抗匹配，以及 所述多个半导体存储器的测试电极区被配置成共享用于至存储系统的外部的信号输入/输出的信号线。
【专利摘要】一种实施例可以包括第一复制驱动器群组，其被配置成复制物理区的输出驱动器；第二复制驱动器群组，其被配置成复制测试电极区的输出驱动器，所述测试电极区用于直接存取存储器；以及阻抗校准单元，其被配置为单独执行第一复制驱动器群组以及第二复制驱动器群组的阻抗匹配操作。
【IPC分类】G11C5/06
【公开号】CN105405459
【申请号】CN201510498596
【发明人】郑椿锡
【申请人】爱思开海力士有限公司
【公开日】2016年3月16日
【申请日】2015年8月13日
【公告号】US20160071616