寄存单元的第二输入端GN+1输入的信号为第2级移位寄存单元输出端输出的信号；当i为η时，即第η级移位寄存单元的第一输入端GN-1输入的信号为第n-Ι级移位寄存单元输出端输出的信号，第η级移位寄存单元的第二输入端GN+1输入的信号为第二脉冲信号STV2。其中，第一脉冲信号STV1和第二脉冲信号STV2为触发信号。
[0048]在本实施例的一些可选的实现方式中，第二脉冲信号STV2等于第一脉冲信号STV1，或者第二脉冲信号STV2为第一脉冲信号STV1延迟预定时间形成的信号。
[0049]在本实施例的一些可选的实现方式中，当η为3时，即移位寄存器包括3级如图1或图3所示的移位寄存单元，分别为第1级移位寄存单元、第2级移位寄存单元和第3级移位寄存单元，它们的输出信号分别为GN1、GN2和GN3。第1级移位寄存单元的第一输入端GN-1输入的信号为第一脉冲信号STV1，第二输入端GN+1输入的信号为第2级移位寄存单元输出端输出的信号;第2级移位寄存单元的第一输入端GN-1的信号为第1级移位寄存单元输出端输出的信号，第2级移位寄存单元的第二输入端GN+1的输入信号为第3级移位寄存单元输出端输出的信号;第3级移位寄存单元的第一输入端GN-1输入的信号为第2级移位寄存单元输出端输出的信号，第二输入端GN+1输入的信号为第二脉冲信号STV2。
[0050]在本实施例中，与奇数级移位寄存单元电连接的第一时钟信号CK1和第二时钟信号CK2分别为CK1-1和CK2-1，与偶数级移位寄存单元电连接的第一时钟信号CK1和第二时钟信号CK2分别为CK1-2和CK2-2。
[0051]在本实施例中的一些可选的实现方式中，CK1-1和CK1-2相差1/2时钟周期，CK2-1和CK2-2也相差1/2时钟周期。
[0052]需要说明的是，图5所示为一个完整的移位寄存器，其能完成一个完整周期内的移位。假设显示面板中需要扫描的行数为η，为该移位寄存器提供第一时钟信号CK1和第二时钟信号CK2，以及触发信号第一脉冲信号STV1和第二脉冲信号STV2，即可完成一个完整周期内的移位，即η行的移位。
[0053]此外，本申请实施例还提供一种显示装置，包括上述实施例中的移位寄存器。显示装置中移位寄存器的具体结构和原理与上述实施例相同，这里不再赘述。
[0054]以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
【主权项】
1.一种移位寄存单元，其特征在于，包括第一电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管； 其中，所述第一晶体管的第一极电连接第一电压端，所述第一晶体管的栅极电连接所述第六晶体管的第二极，所述第一晶体管的第二极电连接所述第二晶体管的栅极； 所述第二晶体管的第一极电连接所述第一电压端，所述第二晶体管的栅极电连接所述第三晶体管的栅极，所述第二晶体管的第二极电连接所述第四晶体管的栅极； 所述第三晶体管的第一极电连接所述第一电压端，所述第三晶体管的栅极电连接所述第五晶体管的第二极，所述第三晶体管的第二极电连接输出端； 所述第四晶体管的第一极接收第一时钟信号，所述第四晶体管的第二极电连接所述输出立而; 所述第五晶体管的第一极电连接第二电压端，所述第五晶体管的栅极电连接第二输入端，所述第五晶体管的第二极电连接所述第一晶体管的第二极； 所述第六晶体管的第一极电连接所述第二电压端，所述第六晶体管的栅极电连接第一输入端，所述第六晶体管的第二极电连接所述第四晶体管的栅极； 所述第一电容的两端分别电连接所述输出端和所述第四晶体管的栅极。2.根据权利要求1所述的移位寄存单元，其特征在于，还包括第七晶体管； 所述第七晶体管的第一极电连接所述第二电压端，所述第七晶体管的栅极接收所述第二时钟信号，所述第七晶体管的第二极电连接所述第三晶体管的栅极。3.根据权利要求1所述的移位寄存单元，其特征在于，还包括第八晶体管； 所述第八晶体管的第一极电连接所述第一晶体管的栅极和所述第六晶体管的第二极，所述第八晶体管的栅极电连接所述第二电压端，所述第八晶体管的第二极电连接所述第二晶体管的第二极和所述第四晶体管的栅极。4.根据权利要求1所述的移位寄存单元，其特征在于，还包括第二电容； 第二电容的两端分别电连接所述第一电压端和所述第三晶体管的栅极。5.根据权利要求3所述的移位寄存单元，其特征在于: 所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管和第八晶体管均是PMOS晶体管；以及 所述第一电压端输入的电压信号的电压值高于所述第二电压端输入的电压信号的电压值。6.—种移位寄存器，其特征在于，包括多级如权利要求1-4任意一项所述的移位寄存单元； 第i级移位寄存单元的第一输入端输入的信号为第1-Ι级移位寄存单元输出端输出的信号，第i级移位寄存单元的第二输入端输入的信号为第i+Ι级移位寄存单元输出端输出的信号，其中，i为大于1且小于η的整数，η为所述移位寄存器包括的移位寄存单元的级数； 当i为1时，第1级移位寄存单元的第一输入端输入的信号为第一脉冲信号，第1级移位寄存单元第二输入端输入的信号为第2级移位寄存单元输出端输出的信号； 当i为η时，第η级移位寄存单元的第一输入端的输入的信号为第n-Ι级移位寄存单元输出端输出的信号，第η级移位寄存单元的第二输入端输入的信号为第二脉冲信号。7.根据权利要求6所述的移位寄存器，其特征在于: 所述第二脉冲信号等于所述第一脉冲信号;或者 所述第二脉冲信号为所述第一脉冲信号延迟预定时间形成的信号。8.—种移位寄存器的驱动方法，用于驱动如权利要求6所述的移位寄存器中的各所述移位寄存单元，其特征在于，所述方法包括: 第一阶段，第i级移位寄存单元的第一输入端接收第1-Ι级移位寄存单元输出端输出的电压信号，使得所述第一电压端输入的电压信号传入所述第三晶体管的栅极，第二电压端输入的信号传入所述第四晶体管的栅极，所述第i级移位寄存单元的输出端输出第一时钟信号； 第二阶段，基于所述第一电容和所述第一时钟信号，使得所述第四晶体管开启，所述第i级移位寄存单元的输出端输出所述第一时钟信号； 第三阶段，第i级移位寄存单元的第二输入端接收第i+1级移位寄存单元输出端的输出信号，使得所述第二电压端的输出电压信号传入所述第二晶体管的栅极和所述第三晶体管的栅极，所述第一电压端输出的电压信号传入所述第四晶体管的栅极，所述第i级移位寄存单元的输出端输出所述第一电压端的电压信号。9.根据权利要求8所述的移位寄存器的驱动方法，其特征在于，所述第一阶段具体包括: 所述第六晶体管的栅极接收所述第一输入端输入的信号，所述第六晶体管开启，所述第二电压端输入的电压信号通过所述第六晶体管传入所述第一晶体管的栅极，所述第一晶体管开启，使得所述第一电压端的输入信号经过所述第一晶体管传入所述第二晶体管和第三晶体管的栅极，使得所述第二晶体管和第三晶体管关闭； 所述第二电压端输入的电压信号经过所述第六晶体管传入所述第四晶体管的栅极，使得所述第四晶体管开启，所述第i级移位寄存单元的输出端输出所述第一时钟信号。10.根据权利要求8所述的移位寄存器的驱动方法，其特征在于，所述第三阶段具体包括: 所述第五晶体管的栅极接收所述第二输入端输入的信号，所述第五晶体管开启，所述第二电压端输入的电压信号通过所述第五晶体管传入所述第二晶体管的栅极，所述第二晶体管开启，使得第一电压端输入的电压信号传入所述第四晶体管的栅极，所述第四晶体管关闭；所述第二电压端输入的电压信号通过所述第五晶体管传入所述第三晶体管的栅极，使得所述第三晶体管开启，所述第i级移位寄存单元的输出端输出所述第一电压端的电压信号。11.一种显示装置，其特征在于，包括如权利要求6或7所述的移位寄存器。
【专利摘要】本申请公开了一种移位寄存单元，包括第一电容、第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管和第六晶体管，还包括第一输入端和第二输入端、第一电压端和第二电压端、第一时钟信号，该移位寄存单元通过第一时钟信号、第一电压端和第二电压端的电压信号控制电路中晶体管的开启和关闭，最终实现输入信号的移位。本申请通过将上下级移位寄存单元的输出信号分别作为移位寄存单元的第一输入端和第二输入端，简化了移位寄存单元的电路结构，降低移位寄存器的成本。
【IPC分类】G11C19/28, G09G3/32
【公开号】CN105489245
【申请号】CN201510823774
【发明人】孙阔, 邹文晖
【申请人】上海天马有机发光显示技术有限公司, 天马微电子股份有限公司
【公开日】2016年4月13日
【申请日】2015年11月24日