通。此时，由于电阻R1，从薄膜晶体管Tl提供的电流被抑制，因此节点N21的信号电平通过薄膜晶体管T2呈接地电压VSS附近的低电平。若节点N21变为低电平，则薄膜晶体管T4及薄膜晶体管T6—起截止。其结果，节点Nll通过薄膜晶体管T3A充电至比电源电压VDD(输入至时钟端子CKB的栅极时钟信号GCK2的高电平)下降了阈值电压Vth后得到的电压(VDD-Vth)。
[0061]之后，若输入至置位端子SET的栅极起始脉冲信号GST和输入至时钟端子CKB的栅极时钟信号GCK2变为低电平，则薄膜晶体管Tl及薄膜晶体管T2—起截止。由此，节点N21呈浮动状态，该节点N21的信号电平保持在低电平。
此外，若输入至置位端子SET的栅极起始脉冲信号GST和输入至时钟端子CKB的栅极时钟信号GCK2变为低电平，则薄膜晶体管T3A截止。由此，节点NI I也呈浮动状态，在节点NI I保持充电后的电压(VDD-Vth)。
[0062]接着，在时刻tl，若输入至时钟端子CK的栅极时钟信号GCKl变为高电平，则栅极时钟信号GCKl的高电平通过漏极与该时钟端子CK连接的薄膜晶体管T5传输至输出端子0UT，输出信号OUTl的信号电平开始上升。若输出信号OUTl的信号电平上升，则通过薄膜晶体管T5的栅极和源极间的电容分量的自举效果，节点Nll的信号电平被推高。因此，薄膜晶体管T5的栅极电压变得比薄膜晶体管T5的源极电压更高，从而薄膜晶体管T5导通。由此，输入至时钟端子CK的栅极时钟信号GCKl的高电平(相当于电源电压VDD的信号电平)不会因薄膜晶体管T5的阈值电压Vth产生电压降地传输至输出端子OUT。其结果，移位寄存器单位电路121!将具有相当于电源电压VDD的高电平的栅极信号Gl作为输出信号OUTl进行输出。
[0063]接着，在时刻t2，若输入至时钟端子CKB的栅极时钟信号GCK2变为高电平，则薄膜晶体管Tl导通，通过该薄膜晶体管Tl和电阻Rl对节点N21充电，从而节点N21的电压上升。由此，栅极连接到节点N21的薄膜晶体管T4、T6—起导通，这些薄膜晶体管T4、T6分别将节点Nll和输出端子OUT下拉。结果，栅极连接到节点Nll的薄膜晶体管T5截止，并且输出信号OUTl变为低电平。
[0064]之后，由于输入到置位端子SET的栅极起始脉冲信号GST保持在低电平，因此薄膜晶体管T2保持在截止状态。此外，通过响应周期性地输入到时钟端子CKB的栅极时钟信号GCK2的高电平，薄膜晶体管Tl周期性地导通，从而节点N21保持在充电至高电平的状态。由此，栅极连接到节点N21的薄膜晶体管T4、T6保持导通状态。此外，在该情况下，每次栅极时钟信号GCK2的高电平的脉冲到来时，薄膜晶体管T3A周期性地变为导通状态，处于低电平的栅极起始脉冲信号GST通过薄膜晶体管T3A传输至节点Nil。由此，节点Nll通过薄膜晶体管T3A周期性地放电。并且，在该情况下，由于节点Nll被处于导通状态的薄膜晶体管T4下拉，因此节点NI I的信号电平保持在相当于接地电位VSS的低电平。结果，栅极连接到节点NI I的薄膜晶体管T5保持截止状态，并且输出信号OUTl通过保持在导通状态薄膜晶体管T6而被维持在低电平。
[0065]第二级的移位寄存器单位电路1212的动作是接受第一级的移位寄存器单位电路121:输出信号OUTl，且相对于第一级的移位寄存器单位电路12h的动作延迟二分之一时钟来实施。该动作自身与第一级的移位寄存器单位电路12h相同，移位寄存器单位电路1212在比第一级的移位寄存器单位电路1214俞出信号OUTl延迟二分之一时钟的时刻t2将输出信号0UT2变为高电平。以下相同，第三级之后的移位寄存器单位电路1213，...，121n分别相对于前一级的移位寄存器单位电路的输出信号延迟二分之一时钟地依次输出输出信号0UT3、‘"、0UTn。
[0066]〈全导通动作〉
接着，参照图4Β对于移位寄存器121的全导通动作进行说明。
概要地说，在移位寄存器121的全导通动作时，薄膜晶体管Τ3Α为截止状态，并且节点NI被薄膜晶体管Τ3Β下拉。
详细地说，在全导通动作中，栅极全导通控制信号GAON设定为高电平。此外，如图4Β所示，栅极起始脉冲信号GST设定为高电平，栅极时钟信号GCKl、GCK2设定为低电平。在该情况下，在第一级的移位寄存器单位电路12h中，栅极与输入被设定为低电平的栅极时钟信号GCK2的时钟端子CKB连接的薄膜晶体管Tl截止。此外，栅极与输入被设定为高电平的栅极起始脉冲信号GST的置位端子SET连接的薄膜晶体管T2导通。由此，节点N21被薄膜晶体管T2下拉，节点N21的信号电平变为低电平。其结果，栅极连接到节点N21的薄膜晶体管T4、T6—起截止。
[0067]此外，栅极与输入被设定为低电平的栅极时钟信号GCK2的时钟端子CKB连接的薄膜晶体管Τ3Α截止。另一方面，栅极连接至被施加高电平的栅极全导通控制信号GAON的全导通控制端子AON的薄膜晶体管Τ3Β为导通状态，节点Nll下拉。由此，在全导通动作中，薄膜晶体管Τ5被控制成截止状态。
[0068]此外，栅极连接至被施加设定为高电平的栅极全导通控制信号GAON的全导通控制端子AON的薄膜晶体管Τ7导通。若薄膜晶体管Τ7导通，则电源电压VDD通过薄膜晶体管Τ7提供至输出端子0UT，输出端子OUT的信号电平通过薄膜晶体管Τ7被设定为高电平。此处，如上所述，与输出端子OUT连接的薄膜晶体管T5、T6—起变为截止状态，因此不会受到这些薄膜晶体管Τ5、Τ6的影响，输出端子OUT的信号电平被薄膜晶体管Τ7设定为高电平。
由此，第一级的移位寄存器单位电路121工输出高电平的输出信号OUTI。
[0069]在多个移位寄存器单位电路121^121^1213^^12^*，与第一级的移位寄存器单位电路12h相同地输入栅极时钟信号GCKl、GCK2的奇数级移位寄存器单位电路在全导通动作中与第一级的移位寄存器单位电路121工相同地进行动作，输出高电平的输出信号。此夕卜，对于偶数级的移位寄存器单位电路，相对于奇数级的移位寄存器单位电路，虽然输入至时钟端子CK、CKB的栅极时钟信号GCKl、GCK2是相反的，然而在全导通动作时，这些栅极时钟信号GCK1、GCK2的信号电平都设定为低电平。因此，在全导通动作时，输入至偶数级的移位寄存器单位电路的各端子的信号电平与输入至奇数级的移位寄存器单位电路的各端子的信号电平相同。因而，偶数级的移位寄存器单位电路的全导通动作也与奇数级的移位寄存器单位电路相同地进行说明，在全导通动作中偶数级的移位寄存器单位电路也输出高电平的输出信号。
如上所述，移位寄存器121输出高电平的输出信号01]1'1、01712^、01]1'11作为栅极信号Gl、G2、…、Gn，实施全导通动作。
构成信号线驱动电路130的移位寄存器131的全导通动作也与上述构成扫描线驱动电路120的移位寄存器121相同地进行说明。
[0070]〈在适用接通流程的情况下的动作〉
图5是用于说明第I实施方式的显示装置100的接通流程的动作的时序图。
[0071]电源刚刚接通之后，视频信号线(数据信号VIG的信号线)的电位、相对电极Tcom的电位或辅助电容电极线CSL的电位变得不稳定，因此会有在像素部PIX中蓄积不想要的电荷的情况。上述的现象在没有可靠地启动电源电路150的情况下，会引起装置内的电路的逻辑控制不正常地进行。具体地说，该现象使不需要的电荷从数据信号VSIG的信号线进入像素部PIX，此外，相对电极Tcom的电位或辅助电容电极线CSL的电位变得不稳定，因此相对电极Tcom和像素电极(未图示)之间产生电位差，由该电位差引起在像素部PIX蓄积不需要的电荷。该现象成为产生图像噪声的原因。
[0072]对于上述的现象，在电源接通时，使像素部PIX的像素用薄膜晶体管TC导通，从全部像素部PIX瞬时地释放电荷较为有效。若从像素部PIX瞬时地释放电荷，则人的视觉不会感觉到图像的变化，因此几乎不会给观众带来不适感。
[0073]因此，在电源接通时的接通流程中，在时刻tO电源刚刚接通之后的时刻tl，将栅极全导通控制信号GAON及源极全导通控制信号SAON设定为有效状态(高电平)，从而实施全导通动作。由此，将全部的像素部PIX的像素用薄膜晶体管TC都设为导通状态，将例如表示黑色的初始电压作为数据信号VSIG写入像素部PIX。之后，将栅极全导通控制信号GAON及源极全导通控制信号SAON保持在有效状态，在电源电路150中生成的正电源电压VH(正高电压)及负电源电压VL(负高电压)确立的时刻t4，将栅极全导通控制信号GAON及源极全导通控制信号SAON设为非有效状态(低电平)，使全导通动作停止。之后，在时刻t5，产生栅极起始脉冲信号GST及栅极时钟信号GCK1、GCK2，在时刻t6转移至通常动作。由此，在电源刚刚接通后的电源电压不稳定的期间实施全导通动作，在该全导通动作中将表示黑色的初始电压写入至全部的像素部PIX，整个画面都显示黑色。由此，能抑制电源接通时的图像紊乱，缓和带给观众的不适感。
但是，数据信号VSIG的初始电压并不限于黑色，也可以设定表示任意灰度值的电压。
[0074]〈在适用断开流程的情况下的动作〉
接着，对于将移位寄存器121的全导通动作适用于切断显示装置100的电源时实施的断开流程的情况进行说明。
图6A及图6B是用于说明第I实施方式的显示装置100的断开流程的动作的时序图，图6A表示在全导通动作中将扫描线控制在高电平的情况下的动作，图6B表示在全导通动作中将扫描线和信号线双方控制在高电平的情况下的动作。
[0075]首先，参照图6A，对将扫描线控制在高电平来实施全导通动作的情况下的断开流程进行说明。在该情况下，栅极全导通控制信号GAON设定为有效状态，源极全导通控制信号SAON设定为非有效状态。若向显示装置100发出切断电源的指令，或者在显示装置100内部产生上述指令，则在相当于开始全导通动作的规定定时的时刻t3，栅极全导通控制信号GAON设定为高电平。在该情况下，扫描线驱动电路120的移位寄存器121实施上述的全导通动作，从移位寄存器121提供至扫描线GLl、GL2、…、GLn的栅极信号Gl、G2、…、Gn全部为高电平。由此，全部的像素部PIX的像素用薄膜晶体管TC同时呈导通状态。
[0076]此处，显示装置100在时刻t3以前的通常动作中，通过例如点反转驱动或扫描信号线反转驱动等实施图像显示动作。因此，连接至同一信号线SL的多个像素部PIX分别处于根据显示图像的内容蓄积正电荷或负电荷的状态。即，在连接至同一信号线SL的多个像素部PIX中，一部分像素部PIX处于蓄积正电荷的状态，另一部分像素部PIX处于蓄积负电荷的状态。因此，在时刻t3中，若将图1所示的信号线选择用薄膜晶体管TSl、TS2、…、TSm全部控制成截止状态，则在从时刻t3到时刻t5的全导通动作期间，在连接至同一信号线SL的多个像素部PIX间，正负电荷相互抵消。由此，能在相对电极Tcom转移至无电压状态时，在所有像素部PIX的显示灰度值大致相同的状态下转移到最终状态。因而，在电源切断时，显示装置100显示的图像的灰度值大致均匀，从而可以抑制图像紊乱。
[0077]接着，参照图6B，对将扫描线和信号线双方控制在高电平来实施全导通动作的情况下的断开流程进行说明。在该情况下，栅极全导通控制信号GAON及源极全导通控制信号SAON双方均处于有效状态。在相当于开始全导通动作的规定定时的时刻t3，将栅极全导通控制信号GAON及源极全导通控制信号SAON双方设定为有效状态，将信号线驱动电路130的移位寄存器131的输出信号同时地控制成高电平，并且将扫描线驱动电路120的移位寄存器121的输出信号同时地设为高电平。由此，在时刻t3以前的通常动作中，显示装置100无论实施点反转驱动、扫描信号线反转驱动、数据信号线反转驱动等哪一种交流驱动，都在从时刻t3到时刻t5的期间的全导通动作中，进行各像素部PIX的放电或充电，使得全部像素部PIX的电荷状态都变为规定状态。由此，与如上述的图6A所示的示例进行比较，能更稳定地抑制电源切断时的图像紊乱。
[0078]〈强制切断时的动作〉
接着，对显示装置100的显示部显示图像的状态下因例如停电等造成电源电路150的动作强制停止的情况下的动作进行说明。
图7是用于说明第I实施方式的显示装置100的强制切断时的动作的时序图。在该图中，从时刻t0到时刻t3的期间中，扫描线驱动电路120实施通常动作。在该情况下，栅极全导通控制信号GAON及源极全导通控制信号SAON全都为非有效状态(即低电平)。
在进行上述的通常动作的状态下，若在时刻t4电源电路150的动作被强行停止，则在该电源电路150的动作停止的同时，显示控制电路140将栅极全导通控制信号GAON及源极全导通信号SAON设定为有效状态(即高电平)。此处，在电源电路150的输出布线中形成有电容C120、C130等，因此即使电源电路150停止动作，显示控制电路140输出的栅极全导通控制信号GAON及源极全导通控制信号SAON的信号电平也不会瞬间变为接地电压VSS，而是根据电源电路150的输出布线的电容的时间常数慢慢地向接地电压VSS降低。在该情况下，由于其他控制信号的信号电平也同样地降低，因此栅极全导通控制信号GAON及源极全导通控制信号SAON相对地保持有效状态，时刻t4之后也继续全导通动作。
[0079]若在时刻t4栅极全导通控制信号GAON及源极全导通控制信号SAON设定为有效状态(高电平)，则扫描线驱动电路120的移位寄存器121实施全导通动作，将高电平的输出信号01]1'1、01712、."、01]1'11输出至扫描线61^1、61^、."、61^。同样地，信号线驱动电路130的移位寄存器131也实施全导通动作，将高电平输出信号输出至信号线SLl、SL2、…、SLm。此时，如上所示，在电源电路150的输出布线上形成有电容C120、C130等，因此即使电源电路150停止动作，从电源电路150输出的正电源电压VH也不会瞬间变为相当于接地电压VSS的电平，而是根据电容Cl20、Cl30的时间常数慢慢地向接地电压VSS降低。在图7的示例中，电源电路150的正电源电压VH在时刻t4开始降低，在时刻15降低至相当于接地电位VSS的低电平。同样地，从电源电路150输出的负电源电压VL也不会瞬间变为相当于接地电压VSS的电平，而是根据电容C120、C130的时间常数慢慢地向接地电压VSS上升。此外，扫描线GL1、GL2、…、GLn上的栅极信号Gl、G2、"_、Gn随着从电源电路150输出的正电源电压VH的降低，从时刻t4开始慢慢地降低，在时刻t5变为相当于接地电压VSS的低电平。
[0080]由此，在电源电路150被强行切断的情况下，通过移位寄存器121实施全导通动作，扫描线GL1、GL2、…、GLn的信号电平全部瞬间变为高电平，之后，以一定的时间常数慢慢降低。即，全部的扫描线GL1、GL2、…、GLn的信号电平变为相同。由此，与上述的断开流程相同，能抑制图像紊乱，缓和带给观众的不适感。
[0081]若采用上述的第I实施方式，则不需要具备所述的现有技术中为了切断贯通电流而特别设置的匪OS晶体管Q6、Q8，此外，由于用一个薄膜晶体管T3A对节点NI充电，因此能减少构成扫描线驱动电路120及信号线驱动电路130的各移位寄存器的晶体管数量，从而能简化装置结构。因而，能缩小构成扫描线驱动电路120及信号线驱动电路130的移位寄存器的布局面积，可以具备全导通动作功能的显示装置100的边框变窄。
[0082]此外，根据第I实施方式，作为用于控制全导通动作的控制信号，不使用作为栅极全导通控制信号GAON的反相信号的栅极全导通控制信号GA0NB，仅适用上几圈到痛哭最喜欢GA0N，因此能减少用于控制全导通动作的端子数、信号数及布线数，从而可以进一步将边框变窄。
[0083]此外，根据第I实施方式，在全导通动作时，由于薄膜晶体管Tl(图3)截止，因此由薄膜晶体管Tl、电阻Rl、薄膜晶体管T2形成的贯通电流路径被切断。此外，在全导通动作时，由于薄膜晶体管T4截止，因此由薄膜晶体管T3A和薄膜晶体管T4形成的贯通电流路径被切断。而且，在全导通动作时，由于薄膜晶体管T5、T6—齐截止，因此由这些薄膜晶体管T5和薄膜晶体管Τ6形成的贯通电流路径也被切断。因而，根据本实施方式，能防止全导通动作时的移位寄存器的贯通电流。
[0084]此外，根据第I实施方式，在通常动作时，由于通过一个薄膜晶体管Τ3Α将设定为高电平的置位端子SET的输入信号提供至薄膜晶体管Τ5的栅极，因此能将薄膜晶体管Τ5的栅极电压的降低抑制到最小限度。即，用一个薄膜晶体管Τ3Α对节点NI进行充电，因此能将晶体管的阈值电压Vth所造成的电压降抑制在最小限度，并能改善动作余量。因而，在通常动作时，可以使移位寄存器的移位动作稳定化。
[0085]此外，在上述的示例中，虽然将栅极全导通控制信号GAON及源极全导通控制信号SAON的信号电平为有效时的信号电平设为高电平，然而若考虑停电时全部的信号收敛到低电平(接地电压VSS)，则栅极全导通控制信号GAON及源极全导通控制信号SAON的信号电平为有效时的信号电平也可以设定为低电平。在该情况下，在通常动作时为栅极全导通控制信号GAON及源极全导通控制信号SAON的信号电平设定成高电平的状态，而在强行切断时栅极全导通控制信号GAON及源极全导通控制信号SAON的信号电平设定为低电平，因此强行切断后的全导通动作可以保持稳定。
[0086][第2实施方式]
接着，对本发明的第2实施方式进行说明。
在第2实施方式中，引用在第I实施方式中使用的图1及图2。
第2实施方式的显示装置具备图8所示的移位寄存器单位电路1212代替上述的第I实施方式中构成图2所示的移位寄存器121的移位寄存器单位电路121^121^1213^^12^(即，图3所示的移位寄存器单位电路1211)。其他结构与第I实施方式相同。
[0087]图8是表示第2实施方式的移位寄存器单位电路1212的结构例的电路图。移位寄存器单位电路1212在图3所示的第I实施方式的移位寄存器单位电路1211的结构中，还具备薄膜晶体管T8。薄膜晶体管T8在时钟端子CKB和薄膜晶体管T3A的栅极之间插入电流回路，在其栅极被施加电源电压VDD(规定电位)，以用于提供使薄膜晶体管T8导通的信号电平。薄膜晶体管T8的电流回路和薄膜晶体管T3A的栅极之间的连接点形成节点N3。其他结构与第I实施方式的移位寄存器单位电路1211相同。
[00