专利名称：制造半导体结构的方法和半导体器件的制作方法
技术领域：
本发明通常涉及半导体制造领域，更具体地，涉及使用气体簇离子束(GCIB)蚀刻来蚀刻和平整化表面的集成制造工艺。
背景技术：
在其制造之后，微电子材料例如半导体、电介质和金属(经常作为衬底上的薄膜)的表面通常要被平坦化。作为多层或相互作用和互连的子元件的微电子元件的附近要求表面具有高度均匀性。半导体技术中的进展已经看到了超大规模集成电路(VLSI)和特大规模集成电路(ULSI)的优点，导致在半导体衬底上在更小的区域中集成非常多的器件。更大的器件密度需要更大的平坦度以允许更高分辨率的光刻工艺，该高分辨率的光刻工艺是形成具有包括在当前设计中的更小部件(feature)的更大数量的器件所需要的。也就是，随着半导体制造中连续产生的改进，对在光滑的表面中的划痕、侵蚀、污染或其它缺陷的容差变得更小。
这样的平坦化方法的其中一种是通过化学机械抛光(CMP)。由于物理抛光经常在晶片表面上产生划痕、侵蚀或其它表面缺陷，因此CMP受到限制。另外，抛光速率取决于图形密度因素；因此抛光越长，均匀性越差。表面的这种不均匀性不在用于处理新兴制造方法中的非常薄的线层的可接受的容差之内。同样，对于厚的线层，在膜叠层中经常需要厚的CMP硬掩模以确保在需要的情况下在CMP之后保留一些硬掩模。
图1示出了在使用常规CMP工艺形成的12个晶片上的多个芯片的线路电阻分布的曲线图，每个芯片具有宽度为2.5μm、6μm、15μm和25μm的嵌套线路，并具有50％的图形密度。沿着x轴是晶片ID，沿着y轴是以欧姆为单位的线路电阻。本领域技术人员可以理解，为了优化性能，希望在晶片内具有均匀的电阻。在曲线图上的四条不同的线示出了电阻在每个晶片内显著地变化。
因此希望即使当表面包括复杂结构时，也可获得在晶片内具有非常均匀的线路电阻的更平坦光滑的表面。
发明内容
在本发明的第一方面中，一种方法包括在衬底上沉积介电膜层、硬掩模层和构图的光致抗蚀剂层。该方法还包括通过反应离子或GCIB蚀刻处理选择性地蚀刻所述介电膜层以形成亚光刻部件，以及沉积阻挡金属层和铜层。该方法还包括通过气体簇离子束蚀刻(GCIB)处理蚀刻所述阻挡金属层和硬掩模层。
在本发明的第二方面中，一种方法包括进行反应离子蚀刻步骤以选择性蚀刻介电膜层以形成亚光刻部件。该方法还包括在所述介电膜层上沉积金属层，以及抛光所述金属层的至少一层以从在金属线路中具有凹陷的表面去除多余的材料。该方法还包括进行气体簇离子束蚀刻(GCIB)以去除所述金属层的一层的暴露部分和硬掩模层。
在本发明的第三方面中，一种系统、一种器件包括在整个芯片内具有在高度方向上小于1nm(纳米)的变化和粗糙度的光滑表面。
图1是示出了使用常规CMP工艺形成的嵌套线路的线路电阻的曲线图；图2是本发明实施例的流程图；图3-8是根据本发明的处理步骤的截面示意图表示(未按比例绘制)；图9-11示出了通过本发明方法形成的结构；以及图12是示出了使用本发明方法形成的嵌套线路的线路电阻的曲线图。
具体实施例方式
本发明一般旨通过气体簇离子束(GCIB)蚀刻工艺在半导体制造期间蚀刻和平整化表面的系统和方法。通过本发明方法的GCIB蚀刻实现了均匀平坦的光滑表面(与常规工艺相比)，在整个晶片内具有极均匀的线路电阻。与平整化表面的现有方法相比，本发明的方法比例如反应离子蚀刻(RIE)更容易控制。另外，与常规的化学机械抛光(CMP)相比，本发明的方法产生了更均匀且无划痕的表面，而不取决于图形密度。特别地，本发明的方法非常适于在包括复杂结构例如超大规模集成电路和特大规模集成电路的表面上的应用。本发明的方法可以产生在整个芯片内具有在高度方向上小于1nm的变化和粗糙度的光滑表面。
图2是本发明实施例的流程图，通常用参考标号100表示。本发明的方法需要一个新的制造GCIB工艺步骤150，而去除了一个阻挡金属CMP步骤，但是没有在最后的结构中引入新材料，并且还避免了现有的CMP平坦化工艺的许多缺点。
更具体地说，参考图2，在本发明的一个实施例中，在步骤100，在衬底上沉积层间介电膜层，并在层间介电膜层上沉积硬掩模。在步骤110，在硬掩模上沉积抗反射涂层(ARC)，并在ARC层上沉积构图的阻挡光致抗蚀剂层。在步骤120，进行反应离子或GCIB蚀刻步骤，以选择性地蚀刻层间介电层以形成亚光刻部件。在步骤130，沉积阻挡金属层和铜层130。在步骤140，进行化学机械抛光(CMP)以从铜线路中具有控制的凹陷的表面去除多余的铜。在步骤150，进行气体簇离子束蚀刻步骤以去除暴露的阻挡金属层和硬掩模层。在此将更加详细地说明这些步骤的每一步。
图3是衬底的截面示意图(未按比例绘制)，通常由参考标号10表示。在图3中，在衬底10上沉积层间介电膜12。衬底10可以是任何常规的材料，例如硅。
使用任何已知的方法如等离子体增强化学气相沉积(PECVD)、化学气相沉积(CVD)、旋涂或其它工艺，在衬底10上沉积层间介电膜12。层间介电膜12可以是具有从1.5到4.5范围内的介电常数(K)的致密或多孔CVD或旋涂材料，例如致密或多孔二氧化硅(SiO2)、碳氧化硅(SiCOH)或甲基硅倍半氧烷(Methylsilsquioxane，MSQ)。介电常数(K)的范围也可以向上到7.5。对于高性能芯片，层间介电膜12将优选具有1.5到2.5范围内的低介电常数(K)。
另外，图3示出了在层间介电膜12上沉积硬掩模14。不要求沉积硬掩模14的步骤，但为了支持光刻再加工，当使用非常低K的层间介电膜12时可以优选沉积硬掩模14的步骤。硬掩模14有时也用作CMP停止层。
虽然在图3中示出的结构是为了示例目的而示出的单层结构，即单个布线层，本领域技术人员应当理解，这里所示出和描述的结构可以是几层的多层结构。这里描述的制造方法也同样地可应用于这样的多层结构。
在图4中，沉积抗反射涂层(ARC)16和构图的阻挡光致抗蚀剂层18。光致抗蚀剂层18可以以任何常规的方法沉积，且可以是任何常规的光致抗蚀剂材料。光刻工艺将优选使用适于希望的线宽和间距的波长和光致抗蚀剂材料。光致抗蚀剂层18可以包括比最小分辨率部件大的孔20或部件；即，在一个实施例中，光致抗蚀剂层18的部件大于在互连之间的间隔。
图5示例了进一步的步骤，其包括进行反应离子蚀刻(RIE)或GCIB蚀刻。在该步骤中，蚀刻工艺打开ARC层16和硬掩模14，然后在层间介电膜12中蚀刻到目标深度28。最后，蚀刻工艺使用光致抗蚀剂剥离化学以剥离剩余的光致抗蚀剂层18和任何剩余的ARC层16。
在图6中，沉积阻挡金属层22和铜层24。阻挡金属层22可以是例如钽(Ta)、氮化钽(TaN)或钌(Ru)。阻挡金属层22可以通过任何常规方法例如化学气相沉积(CVD)、物理气相沉积(PVD)或原子层沉积(ALD)沉积而成。本领域技术人员应理解，铜层24可以通过任何常规方法沉积。
图7示出了在本发明的制造工艺中的进一步步骤。在图7中，进行铜CMP工艺，留下凹陷26。在该工艺中，多余的铜可以通过常规的Cu CMP方法从表面去除。优选地，该抛光工艺具有良好的阻挡金属/铜选择性，以便在不去除阻挡金属层22的情况下，使铜线路凹陷约500。特定阻挡金属例如钌(Ru)可以承受常规的铜CMP并防止在铜CMP期间硬掩模层14的侵蚀。
图8是在本发明方法的进一步步骤中衬底的截面示意图(未按比例绘制)。图8示出了GCIB蚀刻，在该GCIB蚀刻期间从上表面去除暴露的阻挡金属层22和硬掩模层14。在本发明中，已经发现GCIB提供了具有SiCOH和SiNCH表面的异常平坦性，该SiCOH和SiNCH表面与可以包括Ru、Ta、TaN和Cu的多个元件的复杂金属夹层共面。并且，在本发明中，存在多种尺寸形状，所有这些在抛光工艺中产生独特的挑战。本领域技术人员会理解，具有不同图形密度的材料具有不同的抛光速率，使得当使用CMP工艺时，必须考虑不同的图形密度和抛光速率。在本发明中，步需要考虑这些差异，因为可以选择GCIB蚀刻工艺，使得不蚀刻在沟槽中的铜的上表面。以这种方式，本发明可以用于平整化上表面—即使在该表面包括复杂几何形状的情况下—以实现在整个晶片内平面均匀性在高度方向上的变化在1nm范围内。使用CMP时不可能达到该容差的程度。
在GCIB工艺中，由气体原子簇构成的束可以被单独地离子化、加速并冲击表面，提供优良的上表面光滑度，其中在每个簇中约有5000到20000个原子。GCIB工艺在多个重要方面具有超出CMP和其它平坦化方法的许多优点。特别地，离子束装置的真空环境为工件表面提供了用任何湿法或基于大气的方法不能获得的污染控制。通过使用GCIB工艺，离子簇束(干法)蚀刻即溅射离开表面，将比CMP以更大的程度降低表面粗糙度以及晶片内和晶片与晶片之间的均匀度。并且，通过采用GCIB蚀刻，如果层间介电膜12是多孔的并具有低介电常数(K)，则表面不会遭受等离子体损伤。
在本发明中，优选地利用约为0.5至2.5E15离子簇/cm2之间的离子剂量，进行GCIB蚀刻工艺。在GCIB工艺中使用的气体可以由与载气，例如但不局限于氮气(N2)或氧气(O2)和氩气(Ar)结合的反应气体，例如但不局限于，三氟化氮(NF3)、六氟化硫(SF6)、氯气(Cl2)构成。对于反应气体，可优选三氟化氮，因为六氟化硫是恶臭的，而氯气是腐蚀性的。反应气体和载气的比率可以是约1％到100％。在优选实施例中，反应气体的比例可以是约1到10％，其中剩余的99％到90％是载气。
图9-11示出了通过本发明方法形成的结构。本领域技术人员将理解，这些图示出了具有光滑线路边缘的无划痕的表面。这些结构是在芯片内具有在高度方向上小于1nm的变化的光滑表面的代表。从图9-11可以看出，即使对于具有95％图形密度的25μm宽度的线路，在金属上没有划痕迹象，也没有介电层的侵蚀迹象。使用约为2.5E15离子簇/cm2的离子簇剂量，产生如图9和10中示出的结构。在图11中的图像是在GCIB去除了Ta/TaN阻挡金属层后的没有铜线路凹陷的结构。利用1.000μm的扫描尺寸和0.8003Hz的扫描速率产生在图11中的图像；采用256个样品。在图11中，以0.200μm的段标记x和y轴，z轴以35.00μm的段标记。这些原子力显微镜(AFM)图像示出了GCIB在Cu和阻挡金属以及硬掩模材料之间的蚀刻选择性。
图12是示出了使用本发明方法形成的十个芯片的线路电阻的曲线图，每个芯片具有宽度为2.5μm、6μm、15μm和25μm的嵌套线路，且具有50％的图形密度。沿着x轴是晶片ID，沿着y轴是在晶片中的多个芯片的线路电阻(以欧姆为单位)的分布。从图中可以看出，与常规工艺相比，通过本发明方法制造的晶片上的线路电阻基本上均匀。本领域技术人员可以理解，为了优化性能，希望在整个芯片和晶片内具有均匀的电阻。更具体地，该曲线图示出了在整个晶片内测得的电阻的最小变化。
虽然关于实施例描述了本发明，本领域的技术人员将会理解，在所附权利要求的精神和范围内可以对本发明进行适当的修改。
权利要求
1.一种制造结构的方法，包括以下步骤在衬底上沉积介电膜层、硬掩模层和构图的光致抗蚀剂层；通过反应离子或气体簇离子束(GCIB)蚀刻处理，选择性地蚀刻所述介电膜层，以形成亚光刻部件；沉积阻挡金属层和铜层；以及通过GCIB处理蚀刻所述阻挡金属层和硬掩模层。
2.根据权利要求1的方法，还包括在所述GCIB之前进行化学机械抛光(CMP)步骤，以从在Cu线路中具有凹陷的表面去除多余的铜。
3.根据权利要求1的方法，其中所述介电膜层包括致密或多孔材料，所述致密或多孔材料包括二氧化硅(SiO2)、氧碳化硅(SiCOH)、甲基硅倍半氧烷(MSQ)、氢化的非晶碳化硅(SiCH)、氢化的非晶碳氮化硅(SiCNH)或氮化硅(SiNx)。
4.根据权利要求1的方法，其中所述介电膜层由多个层构成，且具有其介电常数(K)在1.5至7.5范围内的上层。
5.根据权利要求1的方法，其中通过等离子体增强化学气相沉积(PECVD)、化学气相沉积(CVD)或旋涂中的一种工艺，在所述衬底上沉积所述介电膜层。
6.根据权利要求1的方法，其中所述阻挡金属层是钽(Ta)、氮化钽(TaN)和钌(Ru)中的一种或其组合。
7.根据权利要求1的方法，其中通过化学气相沉积(CVD)、物理气相沉积(PVD)和原子层沉积(ALD)中的一种工艺，沉积所述阻挡金属层。
8.根据权利要求1的方法，其中利用约为0.5至2.5E15离子簇/cm2的离子剂量，进行所述GCIB蚀刻。
9.根据权利要求1的方法，其中所述GCIB蚀刻气体包括反应气体和载气。
10.根据权利要求9的方法，其中所述反应气体包括所述GCIB蚀刻气体的约1％至100％。
11.根据权利要求9的方法，其中所述载气包括所述GCIB蚀刻气体的约99％至0％。
12.一种形成集成电路的方法，包括以下步骤进行反应离子或气体簇离子束(GCIB)蚀刻步骤，以选择性地蚀刻介电膜层以形成亚光刻部件；在所述介电膜层上沉积金属层；抛光所述金属层的至少一层，以去除和凹陷多余的材料；以及进行GCIB，以去除所述金属层的另一暴露部分和硬掩模层。
13.根据权利要求12的方法，其中所述GCIB实现了平坦光滑表面而不依赖于图形密度，其中高度方向上的变化小于1nm。
14.根据权利要求13的方法，其中通过进行所述GCIB，当所述介电膜层是多孔的且具有低介电常数(K)时，平坦光滑表面不会经受等离子体损伤。
15.根据权利要求12的方法，其中在衬底上沉积所述介电膜层，且在所述介电膜层上沉积硬掩模。
16.根据权利要求12的方法，其中所述金属层的所述沉积包括沉积阻挡金属层和铜层，且所述抛光步骤包括化学机械抛光(CMP)以去除和凹陷多余的铜。
17.根据权利要求16的方法，其中所述GCIB去除所述阻挡金属层的暴露部分和所述硬掩模层。
18.根据权利要求12的方法，其中所述介电膜层是其介电常数(K)在1.5至4.5范围内的致密或多孔的CVD或旋涂材料；以及当所述介电膜层是低K电介质时，所述方法还包括沉积用作CMP停止层的硬掩模。
19.根据权利要求12的方法，其中利用约为0.5至2.5E15离子簇/cm2的离子剂量，进行所述GCIB，且在所述GCIB中使用的气体由反应气体和载气构成，其中所述反应气体和载气约为10％至90％。
20.一种器件，包括衬底；介电膜层，形成在所述衬底上；金属接触，形成在形成复杂几何形状的所述介电膜层内；以及所述介电膜层的顶面，在整个暴露表面内具有小于1nm的高度变化，其中部分所述复杂几何图形保持暴露。
全文摘要
本发明提供了一种制造半导体结构的方法和半导体器件。所提出的方法包括以下步骤在衬底上沉积介电膜层、硬掩模层和构图的光致抗蚀剂层。该方法还包括通过反应离子处理选择性地蚀刻所述介电膜层以形成亚光刻部件，以及沉积阻挡金属层和铜层。该方法还包括通过气体簇离子束(GCIB)处理蚀刻所述阻挡金属层和硬掩模层。
文档编号H01L21/311GK101013678SQ20061014657
公开日2007年8月8日 申请日期2006年11月15日 优先权日2005年11月22日
发明者S－T·T·陈, S·波诺斯, J·A·菲兹赛蒙斯, T·A·斯普纳 申请人:国际商业机器公司