专利名称：具有双栅电极的半导体器件及其制造方法
技术领域：
本发明涉及具有双栅电极的半导体器件及其制造方法。更具体 地，本发明的实施例涉及用于形成半导体器件的双栅电极的方法， 其改进了制造生产率以及半导体性能。
背景技术：
通常，在典型为半导体器件的MOSFET (金属氧化物半导体场 效应晶体管)中，在半导体村底中形成有器件绝缘层，而在相应的 半导体衬底上形成有栅电才及，而且形成具有注入到位于4册电极和器 件隔离层之间的半导体衬底中的掺杂离子的源极区/漏极区。
这类具有注入到源才及区/漏极区中的p-型掺杂离子的MOSFET 被称为p-沟道MOSFET (即，PMOS晶体管)，而这类具有注入到 其中的n-型掺杂离子的MOSFET被称为n-沟道MOSFET (即， NMOS晶体管)。
如上所述，由于具有PMOS和NMOS晶体管的半导体器件具 有两个栅电极，所以该结构被称为双4册电极结构。 一个4册电极的作用可通过两个栅电极来拓宽，并且一个片册电才及可被其他j册电极替 代。
此夕卜，相应的4册电才及应该具有极好的导电性和高义容点，并且应 该易于图样化，且因此它们由多晶硅材料形成，这种材料易于被掺 杂有处于较高浓度下的杂质，并且能够在于较高温度下进行的后续 热处理工艺中保持稳定的形态。
图la至图lj相继示出了用于形成半导体器件的双栅电极的常 ^L方法的工艺4黄截面图。
首先，如图la中所示，通过一种方法，诸如沉积，在其上具 有4册极绝缘层(未示出)的半导体衬底100的整个表面上形成用于 形成一个区&戈(例如，PMOS区域)的冲册电才及的第一多晶^圭层110。
优选地，可将LPCVD (低压化学气相沉积)用作相应的沉积。
-接下来，如图lb中所示，通过典型的光刻工艺形成第一光刻 月交图样120,以盖住和限定相应的PMOS区i^。相应的光刻工艺可 由光刻胶溶液涂覆、曝光以及显影的 一 系列工艺步骤组成。
接下来，如图lc中所示，通过使用将相应的第一光刻胶图样 120作为蚀刻掩模进行蚀刻来移除没有被第一光刻胶图样120盖住 而是露出的区i或的第一多晶《圭层110。
此后，如图ld中所示，移除已用过的第一光刻月交图才羊120,随 之可使用等离子灰化方法。
因此，由剩下的第一多晶硅层在PMOS区域中形成第一栅电极
110'。接下来，如图le中所示，通过光刻工艺形成第二光刻胶图样 130,以在顶部处盖住已形成的第一栅电才及110'并对其进行保护。
此后，如图lf中所示，在NMOS区域中形成用于形成栅电招_ 的第二多晶硅层140，该NMOS区域是通过诸如LPCVD的方法形 成在另一侧上的另一区i或，且因此，形成第二多晶^圭层140，尤其 是在包括没有被第二光刻胶图样130盖住而是露出的NMOS区域的 部分中形成第二多晶硅层。
如接下来的图lg中所示，通过诸如等离子灰化的方法来移除 第二光刻胶图样130。
接下来，如图lh中所示，通过光刻工艺在第一4册电4及110'和 第二多晶硅层140上形成第三光刻胶图样150,以使其彼此隔开， 进而^f又盖^主和限定NMOS区i或和PMOS区i或的第一4册电4及110'。
此后，如图li中所示，在保护已形成的第一4册电才及110'的同时， 通过使用将相应的第三光刻月交图样150作为蚀刻掩模的RIE方法等 进行蚀刻来移除围绕NMOS区域的第二多晶硅层140。
4妄下来，如图lj中所示，通过诸如等离子灰化的方法移除已用 过的第三光刻月交图样150。
因此，由剩下的第二多晶石圭层在NMOS区i或中形成第二4册电 极140'。
乂人而，完成双4册电4及的形成过禾呈。
然而，上述用于形成半导体器件的双4册电^^的传统方法可能存 在"i午多问题。例如，由于制造工艺的复杂性降低了制造生产率，这是因为使
用了第一至第三光刻胶图样120、 130、 150的三个掩才莫步骤。
特别地，为了改进栅电极110'和140'的导电性，将p-型掺杂离 子注入到PMOS区域的4册电才及110'中，并且将n-型掺杂离子注入到 NMOS区域的4册电极140'中。但即使在这类离子注入的情形中也使 用了掩模技术，这部分地由于所执行的掩模步骤的次数而引入了增 加的工艺复杂性。
此夕卜，PMOS和NMOS区域的才册电才及110'和140'老卩是以相同
的方式形成的，且因此对通过每个区域的不同特性来获得性能改进 产生了限制。
发明内容
总的来说，本发明的示例性实施例涉及具有双栅电极的半导体 器件以及用于形成半导体器件的双栅电才及的方法。所4皮露的实施例 与现有技术相比提供了多个优点，包括4旦并不限于，通过减少掩模 步骤来改进制造生产率，以及通过制造具有不同厚度和材料状态的 PMOS和NMOS区i戈的斥册电才及来改进性能。
根据一个示例性实施例，提出了一种用于形成半导体器件的双 才册电才及的方法，该方法包4舌以下步骤在半导体4于底的整个表面上 形成第 一 多晶硅层；在第 一 多晶硅层上形成第 一光刻胶图样以盖住 第一区域，第一区域是PMOS区域和NMOS区域中的一个；通过 使用第一光刻胶图样的蚀刻来移除第一多晶硅层的露出部分，仅剩 下第一区域中的第一多晶硅层；移除第一光刻胶图样；在剩下的第 一多晶硅层和半导体衬底的整个表面上形成第二多晶>5圭层；在第二
多晶硅层上形成第二光刻胶图样，以盖住第一区域并盖住和限定与 第 一 区域不同的第二区域；通过使用第二光刻月交图样的蚀刻来移除
8第二多晶硅层的露出部分，以剩下堆叠在第一区域中的第一和第二
多晶硅层，并且剩下第二区域中的第二多晶硅层；以及移除第二光 刻月交图样。
在另一个示例性实施例中，提供了一种具有双栅电极的半导 体。在所披露的实施例中，半导体器件包括堆叠在第一区域中的第 一和第二多晶硅层，以及堆叠在第二区域中的第二多晶珪层。通过 提供其中两个4册电才及中的 一个具有单层结构而另 一个具有双层结 构的器件，实现了对半导体性能的改进。
提供本摘要以通过简化的形式引入对构思的选择，在以下的详 细描述中对这些构思进行进一步描述。本摘要并非旨在确定所要求 保护的主题的主要特性或基本特征，也并非旨在用作帮助确定所要 求-f呆护的主题的范围。
另外的特4正将在以下描述中阐明，并且部分地乂人该描述中将是 显而易见的，或者可通过对在此的教导的实践来获知。本发明的特 征可通过在所附权利要求中具体指出的方法及组合来实现和获得。 本发明的特征从以下描述和所附权利要求中将变得更完全地显而 易见，或者可通过以下所阐述的本发明的实践来获知。
从结合附图所给出的对示例性实施例的以下描述中，本发明的 示例性实施例的一些方面将变得显而易见，在附图中
图la至lj相继示出了用于形成半导体器件的双栅电极的传统 方法的工艺横截面图；以及图2a至2h相继示出了根据一个示例性实施例的用于形成半导 体器件的双4册电极的方法的工艺才黄截面图。
具体实施例方式
在对实施例的以下详细描述中，参照了附图，这些附图以示例 的方式示出了本发明的特定实施例。在附图中，贯穿这多个4见图相 似的标号表示基本相似的部件。对这些实施例进行足够详细地描 述，以使本领域技术人员能够实践本发明。可采用其他实施例，并 且在不背离本发明的范围的前提下可估文出结构、逻辑和电的改变。 而且，应该理解的是，本发明的各种实施例尽管是不同的，但未必 是相互排斥的。例如，在一个实施例中描述的特定特征、结构或特 性可被包含在其他实施例内。因此，以下的详细描述并不应^皮理解 成限制的意义，并且本发明的范围仅由所附权利要求及这些权利要 求所授权的等同物的全部范围来限定。
在分别在具有PMOS和NMOS晶体管的半导体器件中的 PMOS和NMOS区域中形成双^册极的过程中，制造生产率可通过减 少掩模步骤来改进，并且两个栅电极可#:制造成具有不同的厚度和 材料特性，进而实现性能改进。
在传统技术中，首先，通过使用第一掩模使一个区域的第一栅 电极图样化，形成具有由第二掩模盖住和保护的相应的第一栅电极 的第二多晶硅层，且此后，通过使用第三掩模使第二栅电极图样化。 相反地，在本发明的一个实施例中，可通过4吏用第一掩才套使第一才册 电极图样化，可在已形成的第一栅电才及上形成第二多晶石圭层，且此 后，可通过使用用于盖住和限定与每个栅电极相对应的区域的第二 才务才莫的蚀刻来形成双栅极。图2a至2h相继示出了才艮才居一个示例性实施例的用于形成半导 体器件的双4册电才及的方法的工艺4黄截面图。
首先，如图2a中所示，可在半导体4于底200的整个表面上的 一个区域(例如，PMOS区域)中形成用于形成4册电极的第一多晶 石圭层210，其中，该半导体^)"底在一个表面上具有通过i者如LPCVD (低压化学气相沉积)的方法形成的棚4及绝缘层(未示出)。
4妄下来，如图2b中所示，可通过典型的光刻工艺形成第一光 刻胶图样220以盖住PMOS区域。相应的光刻工艺可由光刻胶溶液 涂覆、曝光以及显影的一系列工艺步-骤组成。
随后，如图2c中所示，可通过4吏用将相应的第一光刻月交图才羊 220作为蚀刻掩模的RIE (活性离子蚀刻)方法进行蚀刻来移除没 有被第 一光刻胶图样220盖住而是露出的区域的第 一多晶硅层210。
此后，如图2d中所示，可通过诸如等离子灰化的方法来移除 已用过的第一光刻胶图样220。
因此，仅剩下PMOS区域中的第一4册电极210'。
接下来，如图2e中所示，可通过诸如LPCVD的方法在剩下的 第一多晶硅层210'以及露出的半导体衬底200的整个表面上形成第 二多晶硅层230。
此后，如图2f中所示，可通过光刻工艺在第二多晶石圭层230 的侧面部分上形成第二光刻月交图样240，以分别盖住和限定PMOS 和NMOS区域。随后，如图2g中所示，通过使用将形成在侧面部分上的第二 光刻胶图样240作为蚀刻掩4莫的RIE方法等进行蚀刻来移除所有没 有被第二光刻胶图样240盖住而是露出的区域的第二多晶硅层230。
第二多晶A圭230的露出部分的移除可直到位于底部处的半导体 200露出时才完成。
因此，可剩下堆叠在所限定的PMOS区i或中的第一多晶石圭层 210'和第二多晶硅层230',并且可仅剩下所限定的NMOS区域中的 第二多晶石圭层230'。
如图2h中所示，此后可通过诸如等离子灰化的方法移除第二 光刻月交图才羊240。
因此，可在剩余在PMOS区域中的第一多晶石圭层210'和第二多 晶石圭层230'的双层结构中形成第一4册电极Gl,而可通过剩余在 NMOS区域中的第二多晶石圭层230'形成第二4册电才及G2。
乂人而，完成双4册电纟及的形成过程。
除了已描述的实施例之外还设想了其他实施例。例如，尽管本 描述是关于其中PMOS区域的栅电才及G1形成为双层结构而NMOS 区域的栅电极G2形成为单层结构的情况做出的，但反之亦然，栅 电才及也可以这样形成，即，4册电极Gl可形成为单层结构，而才册电 极G2可形成为双层结构。
根据上述实施例，可适当地通过4吏用第 一 和第二光刻胶图样 220和240的两个掩才莫步-骤来形成双4册电才及，并且与传统的三个才奄 才莫步骤相比，这由于工艺步骤的减少可导致制造生产率的改进。此外，由于一个斥册电才及可形成为双层结构而另 一个4册电才及可形 成为单层结构，故可通过由厚度的差异所造成的特性的改变来尝试
改进性能。
而且，由于第一多晶硅层210和第二多晶娃层230形成为具有 相同或者不同的材料状态或掺杂状态，故可通过由第一和第二多晶 硅层之间的差异所造成的特性的改变来尝试改进性能。
为此，可通过控制两个多晶石圭层210和230的沉积和形成过程 中的工艺气体等来实现不同的材料状态和掺杂状态。
此外，在形成第一光刻图样220以限定PMOS区域并通过4吏用 与图2b和图2c的上述步骤相同的步骤进行蚀刻的过程中，由于相 应的PMOS区域可通过在图2f和图2g的后续步骤中^f吏用第二光刻 胶图样240而再次限定，故第一光刻胶图样220无需限定精确的区 域。因此，由第一光刻胶图样220限定的区域可大于或小于由第二 光刻胶图样240限定的区域。
此外，为了在通过于图2g的步骤中使用第二光刻胶图样240 进4亍蚀刻时移除双层结构的最厚部分，相应的第二光刻力交图样240 的厚度可大到足以承受其上的蚀刻(例如，厚于第一光刻月交图样 220)。然而，可能难于以足够大的厚度形成第二光刻"交图样240, 且因此，可使用用于硬掩才莫的薄膜图样(未示出)来代替相应的第 二光刻胶图样240。
在一个示例'性实施例中，可通过光刻工艺和后续的々虫刻工艺的 组合来形成用于硬掩模的相应的薄膜图样，并且其材料可以是氧化 物薄膜或氮化物薄膜。如上所述，与传统的三个掩才莫步-骤相比，由于可通过但J吏用两 个掩才莫步-骤来形成双棚4及，故通过工艺步骤的减少可改进制造生产 率。此外，由于两个栅电极可形成为具有不同的厚度和材料状态， 故可实现半导体器件的性能改进。
尽管已关于某些实施例示出和描述了本发明，但本领域技术人 员应该理解的是，在不背离如所附权利要求中所限定的本发明的精 一申和范围的前4是下，可以估文出各种改变和修_改。
权利要求
1. 一种半导体器件，包括第一多晶硅层，堆叠在第一区域中； 第二多晶硅层，堆叠在所述第一区域中；以及第二多晶硅层，堆叠在第二区域中。
2. —种用于形成半导体器件的双栅电极的方法，所述方法包括以 下步骤在半导体衬底的整个表面上形成第一多晶石圭层；在所述第 一多晶硅层上形成第 一光刻胶图样以盖住第一 区域，所述第一区域是PMOS区域和NMOS区i或中的一个；通过使用所述第 一光刻胶图样进行蚀刻来移除所述第一 多晶硅层的露出部分，^"又剩下所述第 一 区域中的所述第 一多晶 硅层；移除所述第一光刻胶图样；在剩下的第一多晶硅层和所述半导体衬底的整个表面上 形成第二多晶硅层；在所述第二多晶石圭层上形成第二光刻胶图^=羊，以盖住所 述第 一 区域并且盖住和限定与所述第 一 区域不同的第二区域；通过使用所述第二光刻胶图样进行蚀刻来移除所述第二 多晶硅层的露出部分，剩下堆叠在所述第一 区域中的所述第一 和第二多晶硅层，并且剩下所述第二区域中的所述第二多晶硅 层；以及移除所述第二光刻胶图样。
3. 根据权利要求1所述的器件，其中，所述第一多晶硅层和所述 第二多晶硅层以相同的材料状态形成。
4. 根据权利要求2所述的方法，其中，以相同的材料状态形成所 述第一多晶硅层和所述第二多晶硅层。
5. 根据权利要求1所述的器件，其中，所述第一多晶硅层和所述 第二多晶硅层以相同的摻杂状态形成。
6. 根据权利要求2所述的方法，其中，以相同的掺杂状态形成所述第一多晶硅层和所述第二多晶硅层。
7. 根据权利要求2所述的方法，其中，使用用于硬掩才莫的薄膜图 样来代替所述第二光刻胶图样。
8. 根据权利要求2所述的方法，其中，以单层结构和双层结构中 的一种形成所述第一区i或。
9. 根据权利要求7所述的方法，其中，用于硬掩模的薄膜图样的 材料是氧化物薄膜或氮化物薄膜。
10. 根据权利要求9所述的方法，其中，用于硬掩模的薄膜图样通 过典型的光刻工艺和后续的蚀刻工艺的组合形成。
11. 根据权利要求1所述的器件，其中，所述第一多晶硅层和所述 第二多晶硅层具有不同的材料状态。
12. 根据权利要求2所述的方法，其中，以不同的材料状态形成所 述第一多晶硅层和所述第二多晶硅层。
13. 根据权利要求1所述的器件，其中，所述第一多晶硅层和所述 第二多晶硅层具有不同的掺杂状态。
14. 才艮据斥又利要求2所述的方法，其中，以不同的掺杂状态形成所 述第 一多晶硅层和所述第二多晶> 圭层。
15. 根据权利要求2所述的方法，其中，所述第二区域是PMOS 区i或和NMOS区i或中的一个，并以单层结构和双层结构中的 一种形成。
全文摘要
本发明披露了一种用于形成半导体器件的双栅电极的方法，本方法可通过简化分别在PMOS区域和NMOS区域中形成栅电极的工艺来改进制造生产率，并可通过以下方式使两个栅电极具有不同的厚度和材料状态来提供性能的改进，即，两个栅电极中的一个具有单层结构而另一个具有双层结构的方式。
文档编号H01L21/70GK101312195SQ20081009329
公开日2008年11月26日 申请日期2008年5月21日 优先权日2007年5月21日
发明者赵殷相 申请人:东部高科股份有限公司