专利名称：在半导体元件上制造金属硅化物层的方法
技术领域：
本申请涉及一种制造半导体元件的方法，且更具体地涉及一种可形成稳定金属硅化物层的制造半导体元件的方法。
背景技术：
为了实现高度集成的半导体元件，必需保证上部和下部图形之间的稳定接触。除非上部和下部图形之间的这些接触是稳定的，否则不能保证半导体元件的可靠性和高速运行。
由于这些半导体元件变得更加紧凑，接触孔的尺寸变得更小，这可导致接触电阻增大。如果接触电阻增大，那么半导体元件的可靠性和高速运行可被不利地损害。
确定一种合适的、可用于制造低电阻接触的制造方法，对于克服一些与制造高度集成的半导体元件有关的困难是非常合意的。实现其的一种途径是开发一种在使上部图形和下部图形相互接触的区域中选择性地形成低电阻的金属硅化物的制造方法。
将对形成金属硅化物层的常规方法进行示意性地描述。在具有晶体管的硅衬底上沉积层间介质后，通过蚀穿层间介质形成接触孔。接触孔暴露了硅衬底并且界定了用于形成金属硅化物层的区域。随后在具有接触孔的层间介质上沉积金属层，例如，钴层，所述接触孔作为用于形成金属硅化物层的区域。所述金属层可通过任意数量的公知的沉积技术如PVD(物理气相沉积)、CVD(化学气相沉积)、或ALD(原子层沉积)进行沉积。
沉积金属层后，随后金属层在硅衬底上进行退火以形成金属硅化物层。该金属硅化物层选择性地形成在构成接触孔底部的硅衬底的部分上。
由于半导体元件的设计变得更加高度集成化，这些高度集成的半导体元件中的接触孔的深宽比相应增大。因此，使用常规方法使用PVD沉积足够量的金属层深入到这些高深宽比的接触孔中以最终在这些接触孔中形成金属硅化物层变得更难实现。也就是说，使用常规PVD沉积技术时阶梯覆盖恶化，并且因此沉积在接触孔底部的金属层的量不足。
相反地，与PVD相比，CVD或ALD沉积技术更可能提供表现出较好的阶梯覆盖的沉积金属层。但是，当随后对这些CVD或ALD金属层进行退火时，这些金属硅化物层的相对高的电阻率可能上升，因为CVD或ALD沉积技术在这些沉积的金属层中引入了残余杂质。
因此，在现有技术种，难以形成具有期望厚度和低电阻率的金属硅化物层。
发明内容
本发明的实施方式涉及一种用于制造半导体元件的方法，其可形成具有期望的厚度和低电阻率的金属硅化物层。
一种在半导体元件上形成金属硅化物层的制造方法，包括如下步骤使用PVD在硅衬底上沉积第一金属层，所述硅衬底形成有具有接触孔的层间介质；使用CVD或ALD方法在第一金属层上沉积第二金属层；将第二金属层和第一金属层退火；和除去在退火过程中第一和第二金属层未反应的部分。
在沉积第一金属层的步骤之前，所述方法可进一步包括清洗通过接触孔暴露的硅衬底表面的步骤。
沉积第一金属层和第二金属层的步骤是原位进行的。
所述第一金属层和所述第二金属层各自包含钴层。
使用以下任意一种钴有机化合物沉积钴层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
使用快速热退火技术在450～800℃的温度下进行退火。
另一种在半导体元件上形成金属硅化物层的制造方法包括如下步骤使用PVD在硅衬底上沉积第一金属层，该硅衬底形成有具有接触孔的层间介质；使用CVD或ALD在第一金属层上沉积第二金属层；对具有钝化层、第二金属层和第一金属层的硅衬底进行初次退火；除去钝化层以及在初次退火步骤中第二金属层和第一金属层未反应的部分；以及对除去了钝化层以及在退火过程中第二金属层和第一金属层未反应部分的硅衬底进行二次退火，以在接触孔底部形成金属硅化物层。
在沉积第一金属层的步骤之前，所述方法可进一步包括清洗通过接触孔暴露的硅衬底表面的步骤。
沉积第一金属层的步骤和沉积第二金属层的步骤是原位进行的。
所述第一金属层和所述第二金属层各自包含钴层。
使用以下任意一种钴有机化合物沉积钴层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
所述钝化层作为包含钛层或氮化钛层的单层形成。或者，所述钝化层可以作为包含钛层和氮化钛层的叠层结构形成。
初次退火步骤使用快速热退火技术，在400～500℃的温度下进行。
二次退火步骤使用快速热退火技术，在700～800℃的温度下进行。
另一种在半导体元件上形成金属硅化物的制造方法包括如下步骤使用PVD在硅衬底上沉积第一金属层，所述硅衬底形成有两个侧壁上具有隔离物的栅以及位于所述栅两侧的结区(junction area)；使用CVD和ALD，在第一金属层上沉积第二金属层；对形成有第二金属层和第一金属层的硅衬底进行退火；以及除去在退火步骤中未反应的第二金属层和第一金属层的部分，其中在硅衬底上留下金属硅化物层。
所述栅具有形成于其上的硬质掩模层，其中所述硬质掩模层包括氮化物层。
在沉积第一金属层的步骤之前，所述方法进一步包括清洗硅衬底表面的步骤，该硅衬底形成有两个侧壁上都具有隔离物的栅和结区。
沉积第一金属层的步骤和沉积第二金属层的步骤是原位进行的。
所述第一金属层和所述第二金属层各自包含钴层。
使用以下任意一种钴有机化合物沉积钴层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
使用快速热退火技术，在450～800℃的温度下进行退火步骤。
在半导体元件上制备金属硅化物层的方法包括如下步骤使用PVD在硅衬底上沉积第一金属层，所述硅衬底形成有两个侧壁上具有隔离物的栅以及在所述栅两侧的结区；使用CVD或ALD，在第一金属层上沉积第二金属层；在第二金属层上形成钝化层；对形成有钝化层的硅衬底进行初次退火；去除钝化层、以及在退火步骤中第二金属层和第一金属层未反应的部分；以及对硅衬底进行二次退火，以在硅衬底上形成金属硅化物层。
所述栅具有形成于其上的硬质掩模层，其中所述硬质掩模层包括氮化物层。
在沉积第一金属层的步骤之前，所述方法可进一步包括清洗硅衬底表面的步骤，该硅衬底形成有两个侧壁上都形成有隔离物的棚和结区。
沉积第一金属层的步骤和沉积第二金属层的步骤是原位进行的。
所述第一金属层和所述第二金属层各自包含钴层。
使用以下任意一种钴有机化合物沉积钴层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
所述钝化层可以作为包含钛层或氮化钛层的单层形成。或者，所述钝化层可以作为包含钛层和氮化钛层的叠层结构形成。
初次退火步骤使用快速热退火技术，在400～500℃的温度下进行。
二次退火步骤使用快速热退火技术，在700～800℃的温度下进行。
图1A至1E是说明按照本发明的第一个实施方式制造半导体元件的方法的过程的横截面图。
图2A是一个样品的TEM(透射电子显微镜)照片，该样品中在沉积PVD-Co层后沉积了CVD-Co层。图2B是显示对应于图2A的样品的AES(俄歇电子能谱)分析结果的图。
图3A是显示一个样品的XRD(X射线衍射)结果图，该样品中在沉积PVD-Co层后沉积CVD-Co层。图3B是显示对应于图3A的样品的AES分析结果的图。
图4A是对应于沉积PVD-Co层后沉积CVD-Co层的样品的、随温度变化的薄层电阻的表。图4B是对应于图4A的样品的薄层电阻的分析函数图。
图5A至5F是说明按照本发明第二个实施方式制造半导体元件的方法的过程的横截面图。
图6A至6D是说明按照本发明第三个实施方式制造半导体元件的方法的过程的横截面图。
图7A至7E是说明按照本发明第四个实施方式制造半导体元件的方法的过程的横截面图。
具体实施例方式 在本发明中，金属硅化物层是通过在由使用PVD形成的第一金属层和使用CVD或ALD形成的第二金属层构成的叠层上进行快速热退火(RTA)而选择性形成的。
金属硅化物层是通过使用由使用PVD形成的第一金属层和使用CVD或ALD形成的第二金属层构成的金属层而形成的。由RTA技术形成的所得金属硅化物层获得了预料不到的低电阻率特性。当金属为钴时，由于第二钴层是使用即使对于接触孔的相对高的深宽比也可获得优异的阶梯覆盖特性的CVD或ALD形成的，硅化钴层可形成为期望的厚度。
常规地，金属硅化物层是使用利用PVD或CVD的单层沉积的金属层形成的。当接触孔的深宽比增大时，出现一个问题，即在接触孔底部得到足够的金属硅化物层的覆盖变得困难得多。因此，所得金属硅化物层的稳定性有可能产生无法接受的接触电阻。即，在这些高深宽比的接触孔中最需要金属覆盖的底部中不能容易地实现由PVD金属层沉积带来在所述高深宽比的接触孔内的足够的阶梯覆盖。即使CVD或ALD金属沉积技术提供了在这些高深宽比的接触孔中得到优异覆盖的沉积技术，所得金属硅化物也可能表现出无法接受的高电阻。这些高电阻被认为是由残留在使用CVD或ALD技术制得的金属层中的杂质引起的。
本发明规定，使用PVD形成第一金属层，并且使用CVD或ALD在第一金属层上形成第二金属层。然后，在第一金属层和第二金属层的叠层上进行快速热退火技术，随后形成了金属硅化物。通过利用PVD和CVD或ALD的优点，有可能在高深宽比的接触孔中形成具有期望厚度和表现出低电阻率的金属硅化物。结果，可改善由本发明制造的半导体元件的所得性能，使得它们符合现代半导体元件的高度集成设计标准。
以下参照附图详细说明本发明的具体实施方式
。
图1A至1E是说明按照本发明的第一个实施方式在半导体元件上制造金属硅化物层的方法的过程的横截面图。
参照图1A，准备划分成有源区和隔离区(未示出)的硅衬底100。按照公知的方法在硅衬底100的隔离区内形成用于界定有源区的隔离层(未示出)。在硅衬底100的有源区形成栅110，在每一个栅110中顺序层叠栅绝缘层111、栅电极112和包含氮化物层的硬质掩模层113。所述栅电极112包含多晶硅层和基于金属的层的叠层或单层多晶硅层。栅隔离物120形成在每个栅110的两个侧壁上，其中每个栅隔离物120包含作为单层或具有至少两个层的叠层形成的绝缘层。通过对形成有栅隔离物120的硅衬底100进行杂质离子注入处理，在硅衬底100的表面中、在形成有栅隔离物120的栅110的两侧形成结区130。
参照图1B，在硅衬底100上沉积覆盖栅110的层间介质140后，通过对层间介质140进行CMP(化学机械抛光)，将层间介质140的表面平坦化。通过对层间介质140进行掩模工艺和蚀刻工艺，限定接触孔150以暴露硅衬底100的结区130。为了去除在对层间介质140进行蚀刻时产生的任何自然(native)氧化物，清洗形成有栅110和结区130的硅衬底100的表面。
参照图1C，用金属材料通过PVD在包括接触孔150的层间介质140上沉积第一钴层161。使用以下任意一种钴有机化合物沉积第一钴层161羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
由于PVD较差的阶梯覆盖特性，不能容易地在接触孔150的底部沉积第一钴层161。但是，由于第一钴层161是使用PVD沉积的，因此有可能形成具有低电阻率的第一钴层161。
参照图1D，使用CVD或ALD在第一钴层161上原位形成第二钴层162。形成了包含第一钴层161和第二钴层162的叠层的钴层160。使用以下任意一种钴有机化合物沉积第二钴层162羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。由于第二钴层162是使用CVD或ALD沉积的，因而获得优异的阶梯覆盖。第二钴层162能够容易地沉积于接触孔150底部，第一钴层161在该区域沉积得较差。
由于钴层160包括由使用PVD形成的第一钴层161和使用CVD或ALD形成的第二钴层162的叠层，该叠层可最终退火成为硅化钴层，因此可形成表现出第一钴层161的低电阻率性质和第二钴层162的优异阶梯覆盖性质的钴层160。
图2A是一个样品的TEM(透射电子显微镜)照片，图2B是显示该样品的AES(俄歇电子能谱)分析结果的图，在该样品中依照本发明使用PVD在硅衬底上形成第一钴层和使用CVD在第一钴层上形成第二钴层。
参照图2A和2B两者，注意到在使用PVD形成的第一钴层和硅衬底之间的界面处没有形成中间层。由于在随后形成的硅化钴层和硅衬底之间的界面处没有形成中间层，所得结构可表现出典型的薄层电阻。
参照图1E，描述了对具有第二钴层162和第一钴层161的硅衬底100实施退火步骤的结果。所述退火采用快速热退火技术在450～800℃的温度下进行。通过进行退火处理，第二钴层162和第一钴层161的一部分形成在接触孔150底部，并随后同硅衬底100的结区130反应形成稳定的硅化钴层(CoSi2)180。因此所述硅化钴层(CoSi2)180选择性地形成于接触孔150的底部之上。除去第二钴层162和第一钴层161在退火步骤过程中未反应的所有残余部分后，硅化钴层180保留了下来。
当栅电极112作为单层多晶硅层形成时，也在组成栅电极112的多晶硅层的表面上形成退火硅化钴层。
图3A显示不同退火温度下的XRD(X射线衍射)结果，并且图3B图示了依照本发明在650℃下快速热退火形成的硅化钴层(CoSi2)的AES(俄歇电子能谱)溅射时间的图。
参照图3A，通过XRD分析结果知道，在约400℃的温度时开始形成硅化钴层(CoSi)，在450℃或高于450℃时形成稳定的硅化钴层(CoSi2)。重要的是，注意到在本发明中，形成稳定硅化钴层(CoSi2)的温度比通过现有技术的MOCVD(金属有机化学气相沉积)沉积CoSi2低300℃。
参照图3B，AES分析结果表明当在650℃的温度下进行快速热退火时形成硅化钴层(CoSi2)。特别注意，在3～10分钟的溅射时间段期间，形成的Si的量大约为Co量的两倍。因此，AES分析提供了硅化钴层(CoSi2)在硅上形成的充足证据。
图4为显示不同温度下硅化钴层(CoSi2)的薄层电阻的表和图。
参照图4A和4B，显示当在450～750℃的温度下形成硅化钴层(CoSi2)时，薄层电阻减小。此外，在650℃的温度下形成的硅化钴层的薄层电阻达到最小值。
此后，虽然在图中未示出，但通过顺次进行一系列公知的后续工艺，可完成根据本发明第一个实施方式的在半导体元件上的金属硅化物层的制造。
如前所述，在本发明中，通过对包含由用PVD形成的第一钴层和用CVD或ALD形成的第二钴层构成的层叠钴层的钴层进行快速热退火形成硅化钴层。因此，可形成一种表现出低电阻率和优异的阶梯覆盖的钴层，低电阻率得益于使用PVD形成的第一钴层，优异的阶梯覆盖得益于使用CVD或ALD形成的第二钴层。
因此，能够实现可符合与高度集成的半导体元件增大的深宽比有关的要求的使用钴层形成金属硅化物层的方法。使用本发明，可形成用于这些增大的深宽比的高度集成的半导体元件的具有期望的厚度和低电阻率的金属硅化物层。
图5A至5F是说明按照本发明第二个实施方式制造半导体元件的方法的过程的横截面图。
参照图5A，准备硅衬底200，其划分为有源区和隔离区(未示出)。按照公知的方法在硅衬底200的隔离区内形成用于界定有源区的隔离层(未示出)。栅210包括顺序层叠并形成于硅衬底200的有源区中的棚绝缘层211、栅电极212和基于氮化物的层213，上述层。栅电极212包括多晶硅层和基于金属的层的叠层或单层多晶硅层。栅隔离物220在每个栅210的两个侧壁上形成，其中所述栅隔离物220包含作为单层或作为至少两个层的叠层形成的绝缘层。使用杂质离子注入方法，在硅衬底200的表面中、在形成有栅隔离物220的栅210的两侧形成结区230。
参照图5B，在硅衬底200上沉积覆盖栅210的层间介质240后，使用公知的CMP方法将层间介质240的表面平坦化。在层间介质240上使用掩模工艺和蚀刻工艺，随后限定了将硅衬底200的结区230暴露的接触孔250。为除去可能已经在层间介质240的蚀刻过程中产生的任何的自然氧化物，清洗形成有栅210和结区230的硅衬底200的表面。
参照图5C，用金属材料通过PVD在包括接触孔250的层间介质240上沉积第一钴层261。使用以下任意一种钴有机化合物沉积第一钴层261羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。由于PVD的较差的阶梯覆盖特性，可不一定非要在高深宽比的接触孔250底部以充分高的量沉积第一钴层261。但是，当用PVD沉积第一钴层261时，对于高深宽比的接触孔250的底部以外的剩余区域有可能形成具有低电阻率的钴层。
参照图5D，用CVD或ALD使用金属材料在第一钴层261上原位沉积第二钴层262。从而形成了包含由第一钴层261和第二钴层262构成的叠层的钴层260。使用以下任意一种钴有机化合物沉积第二钴层262羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。由于第二钴层262是用CVD或ALD沉积的，因此随后即使在轻度沉积第一钴层261的高深宽比的接触孔250的底部中，对于第二钴层262也可获得优异的阶梯覆盖。
在第二钴层262上形成钝化层270以防止第二钴层262随后被氧化，同时有助于形成均匀的硅化物层。所述钝化层270可以作为包含钛层或氮化钛层的单层形成。或者，钝化层270可使用CVD、溅射和ALD技术的任意一种形成为由钛层和氮化钛层构成的叠层结构。
参照图5E，在具有形成的钝化层270、第二钴层262和第一钴层261的硅衬底200上进行初次退火。使用快速热退火技术在400～500℃的温度下进行初次退火。通过进行初次退火，形成于接触孔250底部的钝化层270、第二钴层262和第一钴层261的部分与硅衬底200的结区230发生反应。结果，无定形硅化钴层(CoSi)280a选择性地形成于接触孔250的底部之上。
当栅电极212作为多晶硅层的单层形成时，进行的初次退火导致硅化钴层也形成于构成栅电极212的多晶硅层的表面上。
进行初次退火步骤后，使用清洗工艺除去钝化层270以及在初次退火过程中第二钴层262和第一钴层261未反应的任何残留部分。
参照图5F，在除去钝化层270和在初次退火中第二钴层262和第一钴层261未反应的部分后，对硅衬底200进行二次退火。二次退火使用快速热退火技术在700～800℃的温度下进行。通过进行二次退火，无定形硅化钴层(CoSi)280a转化为结晶硅化钴层(CoSi2)，其为在接触孔250底部形成的硅化钴层280b的最终形态。
此后，虽然未在图中示出，但通过顺次进行一系列公知的后续工艺完成根据本发明第二个实施方式的半导体元件的制造。
图6A至6D是说明按照本发明第三个实施方式制造半导体元件的方法的过程的横截面图。
参照图6A，准备硅衬底300，其划分为有源区和隔离区(未示出)。根据公知的方法在硅衬底300的隔离区内形成用于界定有源区的隔离层(未示出)。每一个栅310包括棚绝缘层311、栅电极312和由氮化物层构成的硬质掩模层313。每一个栅310都形成于硅衬底300的有源区内。栅电极312可包括多晶硅层和基于金属的层的叠层或包括多晶硅层的单层。栅隔离物320可包括作为单层形成的绝缘层或者可包括至少两个层的叠层。栅隔离物320在每一个栅310的两个侧壁上形成。使用杂质离子注入在硅衬底300的表面、在形成有栅隔离物320的栅310的两侧形成结区330。
参照图6B，清洗形成有栅310和结区330的硅衬底300的表面。随后在包括栅310的硅衬底300上通过PVD沉积第一钴层361。使用以下任意一种钴有机化合物沉积第一钴层361羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。由于第一钴层361是用PVD沉积的，因此可形成具有低电阻率的钴层。
参照图6C，通过CVD或ALD在第一钴层361上原位形成第二钴层362，并且因此形成包含第一钴层361和第二钴层362的叠层的钴层360。使用以下任意一种钴有机化合物沉积第二钴层362羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
参照图6D，对形成有第二钴层362和第一钴层361的硅衬底300进行退火。退火使用快速热退火技术在450～800℃的温度下进行。形成于硅衬底300的结区330上的第二钴层362和第一钴层361的退火部分，与硅衬底300的结区330反应。该退火步骤的结果是稳定的硅化钴层(CoSi2)380选择性地形成在硅衬底300的结区330的表面上。该退火步骤后，除去在退火过程中第二钴层362和第一钴层361未反应的剩余部分。从而完整地形成金属硅化物层，即硅化钴层。
此后，虽然在图中未示出，但通过顺次进行一系列公知的后续工艺，完成根据本发明第三个实施方式的半导体元件的制造。
如上所述，本发明的第三个实施方式中提供了一种在形成层间介质前在硅衬底300的结区330表面上制造硅化钴层(CoSi2)的方法。因此，可降低薄层电阻。从而可随后降低搭接塞(landing plug)的接触电阻。
图7A至7E是说明按照本发明第四个实施方式在半导体元件上制造金属硅化物层方法的过程的截面图。
参照图7A，准备硅衬底400，其划分为有源区和隔离区(未示出)。根据公知的方法在硅衬底400的隔离区内形成用于界定有源区的隔离层(未示出)。每一个栅410包括栅绝缘层411、栅电极412和由氮化物层构成的硬质掩模层413。栅410形成于硅衬底400的有源区内。栅电极412可包括多晶硅层和基于金属的层的叠层结构或包括多晶硅层的单层结构。栅隔离物420可包括作为单层或者作为至少两个层的叠层结构形成的绝缘层。栅隔离物420在每一个栅410的两个侧壁上形成。使用杂质离子注入工艺，在硅衬底400的表面中、在形成有栅隔离物的栅410的两侧形成结区430。
参照图7B，清洗形成有栅410和结区430的硅衬底400的表面。在包括栅410的硅衬底400上通过PVD沉积第一钴层461。使用以下任意一种钴有机化合物沉积第一钴层461羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。由于第一钴层461是用PVD沉积的，因此所得到的第一钴层461具有低电阻率。
参照图7C，通过CVD或ALD在第一钴层461上原位形成第二钴层462，并且因此形成了包含第一钴层461和第二钴层462的叠层的钴层460。使用以下任意一种钴有机化合物沉积第二钴层462羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。在第二钴层462上形成钝化层470以防止第二钴层462随后被氧化，并用于均匀地形成硅化物层。可通过CVD、溅射或ALD技术的任意一种，形成作为包含钛层或氮化钛层的单层或作为由钛层和氮化钛层构成的叠层结构的所述钝化层470。
参照图7D，对形成有钝化层470、第二钴层462和第一钴层461的硅衬底400进行初次退火。使用快速热退火技术在400～500℃的温度下进行初次退火。通过进行初次退火，形成于硅衬底400的结区430上的钝化层470、第二钴层462和第一钴层461的一部分与硅衬底400的结区430发生反应，以选择性地形成无定形硅化钴层(CoSi)480a。随后，钝化层470、在初次退火过程中第二钴层462和第一钴层461未反应的残留部分随后通过清洗工艺去除。
参照图7E，在去除钝化层470以及在初次退火过程中第二钴层462和第一钴层461未反应的部分后，对硅衬底400进行二次退火。使用快速热退火技术在700～800℃的温度下进行二次退火。通过进行二次退火，无定形硅化钴层(CoSi)480a转化为结晶硅化钴层(CoSi2)。结果，该最终的硅化钴层480b形成于硅衬底400的结区430的表面上。
此后，虽然未在图中示出，但通过顺次进行一系列公知的后续工艺，完成根据本发明第四个实施方式的半导体元件的制造。
从以上描述可以显见，在本发明中，硅化钴层使用钴层形成，该钴层包括通过PVD形成的第一钴层和通过CVD或ALD形成的第二钴层的叠层。因此，本发明提供了一种使用钴层形成金属硅化物层的方法，其能够顺应半导体元件的高度集成化。因此，可形成一种具有期望的厚度和期望的低电阻率的金属硅化物层。因此本发明为制造高度集成的半导体元件提供了改进的制造特性。
虽然为了说明性目的已描述了本发明的具体实施方式
，但是本领域技术人员应理解，可进行各种修改、增加和替换而不偏离所附权利要求书中所公开的本发明的范围和精神。
权利要求
1.一种在半导体元件上制造金属硅化物层的方法，所述方法包括下列步骤
使用物理气相沉积(PVD)在硅衬底上沉积第一金属层，所述硅衬底具有带有接触孔的层间介质；
使用化学气相沉积(CVD)或原子层沉积(ALD)在所述第一金属层上沉积第二金属层；
对所述第二金属层和所述第一金属层进行退火以形成所述金属硅化物层；和
去除所述第一和第二金属层在所述退火步骤中未形成为所述金属硅化物层的部分。
2.权利要求1的方法，进一步包括清洗通过所述接触孔而暴露的所述硅衬底的表面的步骤，其中所述清洗步骤在所述沉积第一金属层的步骤之前进行。
3.权利要求1的方法，其中所述沉积第一金属层的步骤和所述沉积第二金属层的步骤是原位进行的。
4.权利要求1的方法，其中所述第一金属层包含钴且所述第二金属层包含钴。
5.权利要求4的方法，其中使用选自以下的任意一种钴有机化合物沉积所述第一和第二金属层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
6.权利要求1的方法，其中退火作为快速热退火方法在450℃～800℃的温度下进行。
7.一种在半导体元件上制造金属硅化物层的方法，所述方法包括下列步骤
使用物理气相沉积(PVD)在硅衬底上沉积第一金属层，所述硅衬底形成有具有接触孔的层间介质；
使用化学气相沉积(CVD)或原子层沉积(ALD)在所述第一金属层上沉积第二金属层；
在所述第二金属层上形成钝化层；
对所述钝化层、所述第二金属层和所述第一金属层进行初次退火；
去除所述钝化层以及在初次退火步骤中所述第一和第二金属层未反应形成无定形金属硅化物层的部分；和
对所述无定形金属硅化物层进行二次退火。
8.权利要求7的方法，进一步包括清洗通过所述接触孔而暴露的所述硅衬底的表面的步骤，其中所述清洗步骤在所述沉积第一金属层的步骤之前进行。
9.权利要求7的方法，其中所述沉积第一金属层的步骤和所述沉积第二金属层的步骤是原位进行的。
10.权利要求7的方法，其中所述第一金属层包含钴且第二金属层包含钴。
11.权利要求10的方法，其中使用选自以下的任意一种钴有机化合物沉积所述第一和第二金属层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
12.权利要求7的方法，其中所述钝化层作为包含钛或氮化钛的单层形成，或其中所述钝化层作为包含钛和氮化钛的叠层形成。
13.权利要求7的方法，其中所述初次退火步骤采用快速热退火在400℃～500℃的温度下进行。
14.权利要求7的方法，其中所述二次退火步骤采用快速热退火在700℃～800℃的温度下进行。
15.一种在半导体元件上制造金属硅化物层的方法，所述方法包括下列步骤
使用物理气相沉积(PVD)在硅衬底上沉积第一金属层，所述硅衬底形成有在其两个侧壁上都具有隔离物的栅以及在所述栅两侧的结区；
使用化学气相沉积(CVD)或原子层沉积(ALD)在所述第一金属层上沉积第二金属层；
对所述第一和第二金属层进行退火以形成所述金属硅化物层；和
去除在退火过程中所述第一和第二金属层未反应的部分，由此在硅衬底上形成金属硅化物层。
16.权利要求15的方法，其中所述栅具有形成于其上的硬质掩模层，该硬质掩模层包括氮化物层。
17.权利要求15的方法，进一步包括清洗所述硅衬底的表面的步骤，所述硅衬底形成有所述在其两个侧壁上都具有隔离物的栅以及所述结区，其中所述清洗步骤在沉积所述第一金属层之前进行。
18.权利要求15的方法，其中所述沉积第一金属层的步骤和所述沉积第二金属层的步骤是原位进行的。
19.权利要求15的方法，其中所述第一金属层包含钴且所述第二金属层包含钴。
20.权利要求19的方法，其中使用选自以下的任意一种钴有机化合物沉积所述第一和第二金属层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
21.权利要求15的方法，其中退火步骤采用快速热退火在450℃～800℃的温度下进行。
22.一种在半导体元件上制造金属硅化物层的方法，所述方法包括下列步骤
使用物理气相沉积(PVD)在硅衬底上沉积第一金属层，所述硅衬底形成有在其两个侧壁上都具有隔离物的栅以及在所述栅两侧的结区；
使用化学气相沉积(CVD)或原子层沉积(ALD)在所述第一金属层上沉积第二金属层；
在所述第二金属层上形成钝化层；
对形成有所述钝化层、所述第一金属层和所述第二金属层的所述硅衬底进行初次退火以使所述第一和第二金属层的一部分发生反应；
去除所述钝化层以及在所述退火步骤中所述第一和第二金属层未反应的部分；以及
对反应过的所述第一和第二金属层进行二次退火以在所述硅衬底上形成金属硅化物层。
23.权利要求22的方法，其中所述栅具有形成于其上的硬质掩模层，该硬质掩模层包括氮化物层。
24.权利要求22的方法，进一步包括清洗所述硅衬底的表面的步骤，其中所述硅衬底形成有所述在其两个侧壁上都具有隔离物的栅以及所述结区，其中所述清洗步骤在沉积所述第一金属层之前进行。
25.权利要求22的方法，其中所述沉积第一金属层的步骤和所述沉积第二金属层的步骤是原位进行的。
26.权利要求22的方法，其中所述第一金属层包含钴且所述第二金属层包含钴。
27.权利要求26的方法，其中使用选自以下的任意一种钴有机化合物沉积所述第一和第二金属层羰基二钴[Co2(CO)8]、乙酰丙酮钴[Co(CH3COCHCOCH3)2]、二环戊二烯基钴[(C5H5)2Co]、三羰基亚硝酰基钴[Co(CO)3NO]、二羰基环戊二烯基钴[C5H5Co(CO)2]和十二羰基四钴[Co4(CO)12]。
28.权利要求22的方法，其中所述钝化层作为包含钛层或氮化钛的单层形成或者所述钝化层为包含钛和氮化钛的叠层。
29.权利要求22的方法，其中初次退火作为快速热退火在400℃～500℃的温度下进行。
30.权利要求22的方法，其中二次退火作为快速热退火在700℃～800℃的温度下进行。
全文摘要
在半导体元件中制造金属硅化物层。通过PVD在形成有具有接触孔的层间介质的硅衬底上沉积第一金属层。通过CVD和ALD中的任一种在所述第一金属层上沉积第二金属层。对形成有所述第一和第二金属层的硅衬底进行退火，以形成金属硅化物。去除退火过程中所述第二金属层和第一金属层未反应的部分。
文档编号H01L21/02GK101345211SQ20081021475
公开日2009年1月14日 申请日期2008年7月10日 优先权日2007年7月10日
发明者李荣镇, 金栢满, 金秀贤, 郑东河, 金鼎泰, 全萤卓, 李根雨, 金根俊, 朴台容 申请人:海力士半导体有限公司, 汉阳大学校产学协力团