氧化物半导体和包含该氧化物半导体的薄膜晶体管的制作方法

专利名称：：氧化物半导体和包含该氧化物半导体的薄膜晶体管的制作方法
技术领域：
：本发明涉及一种氧化物半导体和一种包含该氧化物半导体的薄膜晶体管(TFT)，更具体地讲，涉及一种包括添加了新材料的Zn氧化物的氧化物半导体和一种包含该氧化物半导体的薄膜晶体管(TFT)。
背景技术：
：薄膜晶体管(TFT)用在各种应用领域中。例如，TFT用作显示装置中的开关器件和驱动器件，并用作交叉点型存储装置的选择开关。虽然液晶显示器(LCD)已经用作用于电视机(TV)的显示面板，但是TV也使用有机发光显示器(OLED)。目前，正在才艮据市场需求开发TV显示器技术。这些市场需求包括大型TV或数字信息显示器(DID)、下降的成本、高品质图像(例如，更好的动态图像呈现、高清晰度、高亮度、优良的对比度和色彩再现等)。为了满足这些要求，除了制造大尺寸基底(例如，玻璃)之外，还要求能够用作显示器的开关和驱动器件的高性能TFT。传统上，使用非晶硅TFT(a-SiTFT)作为用于显示器的驱动器件和开关器件。传统的a-SiTFT是可以以较低的成本相对均匀地形成在大于大约4m2的基底上的器件。这些a-SiTFT广泛地用作驱动器件和开关器件。然而，随着近来的朝着尺寸更大、图像品质更高的趋势，TFT必须具有更高的性能。但是，迁移率为大约0.5cm2/Vs的传统a-SiTFT可能已经到达了它们的应用极限。为此，会需要迁移率比a-SiTFT的迁移率高的更高性能的TFT以及用来制造这种高性能TFT的技术。性能比a-SiTFT的性能好的多晶硅TFT(poly-SiTFT)具有较高的迁移率，达几十cm2/Vs至几百cm2/Vs,并且poly硅TFT可以应用于显示器而提供比a-SiTFT更好的图像品质。另外，poly-SiTFT的特性劣化得会比a-SiTFT的特性劣化得少。然而，与a-SiTFT相比，需要复杂的工艺来制造poly-SiTFT。结果，制造poly-SiTFT会比制造a-SiTFT要昂贵。例如，poly-SiTFT可以适于制造图像品质较高的显示器，并且可以应用于诸如OLED的产品，但是成本效益不如a-SiTFT,因此，这些应用受到了限制。此外，对于poly-SiTFT,由于制造设备和/或缺乏均匀性的局限性，导致传统的poly-SiTFT不能形成在大于大约11112的基底上，这就使得难以将poly-SiTFT应用于尺寸更大的TV产品中。氧化物半导体器件是可以提供具有a-SiTFT和poly-SiTFT的优点的TFT技术的这种技术的代表性示例。传统的氧化物半导体装置例如包括ZnO基TFT。传统的ZnO基材料例如包括ZnO氧化物、Ga-In-Zn氧化物等。ZnO基半导体装置可以利用温度较低的工艺由非晶ZnO基半导体来制造，由此能够在尺寸较大的基底上相对容易地制造ZnO基半导体装置。ZnO基半导体是一种迁移率较高的材料，具有与多晶硅类似的电性质。目前，已经展开了将迁移率较高的氧化物半导体材料层(例如，ZnO基材料层)应用于TFT的沟道区的研究。ZnO基材料可以是ZnO材料、Ga-In-Zn氧化物材料等。
发明内容技术问题示例实施例涉及氧化物半导体和包括所述氧化物半导体的薄膜晶体管(TFT)。至少一些示例实施例提供一种包含Zn原子和Hf或Cr原子的氧化物半导体及包含该氧化物半导体的TFT。至少一个示例实施例提供一种包括Zn氧化物和另外的添加材料(例如，Hf、Cr等)的Zn氧化物半导体。至少一个其它示例实施例提供一种具有包含上述氧化物半导体的沟道区域的氧化物薄膜晶体管。技术方案至少一个示例实施例提供一种包括Zn氧化物和另外的添加材料(例如，Hf、Cr等)的氧化物半导体。至少一个其它示例实施例提供一种具有包含上述氧化物半导体的沟道区域的氧化物薄膜晶体管。至少一个示例实施例提供一种包括Zn氧化物和另外的添加材料(例如，Hf、Cr等)的氧化物半导体。至少一个其它示例实施例提供一种具有包含上述氧化物半导体的沟道区域的氧化物薄膜晶体管。根据至少一个示例实施例，一种氧化物半导体可以包括添加了Hf或Cr6的Zn氧化物。例如，氧化物半导体可以包括添加了Hf或Cr的Zn-In复合氧化物。至少一个其它示例实施例提供了一种氧化物薄膜晶体管。根据至少该示例实施例，氧化物薄膜晶体管可以包括栅极和形成为与斥册极对应的沟道。沟道可以包含含有Zn原子及Hf或Cr原子的氧化物半导体。氧化物薄膜晶体管还可以包括形成在栅极和沟道之间的栅极绝缘体以及与沟道的相应侧接触的源才及禾口漏才及。至少一个其它示例实施例提供了一种氧化物薄膜晶体管。根据至少该示例实施例，氧化物薄膜晶体管可以包括栅极和形成为与栅极对应的沟道。沟道可以包含具有非晶相区域和晶相区域的氧化物半导体。氧化物薄膜晶体管还可以包括形成在4册才及和沟道之间的4册极绝缘体以及与沟道的相应侧接触的源极和漏极。至少一个其它示例实施例提供了一种包括Zn及Hf和Cr中的至少一种的氧化物半导体。Zn可以是添加了Hf和Cr中的至少一种的Zn氧化物。可替换地，Zn可以是添加了Hf和Cr中的至少一种的Zn-In复合氧化物。至少一个其它示例实施例提供了一种氧化物薄膜晶体管。根据至少该示例实施例，4册极绝缘层可以布置在栅极上。沟道可以形成在4册极绝缘层上。沟道可以形成为与栅极对应，并且可以包含含有Zn及Hf和Cr中的至少一种的氧化物半导体。源极和漏极可以与沟道的相应侧接触。至少一个其它示例实施例提供了一种制造氧化物半导体的方法。根据至少该示例实施例，可以形成具有包括非晶相区域和晶相区域的结构的氧化物半导体。非晶相区域和晶相区域可以同时共存于形成的氧化物半导体中。至少一个其它示例实施例提供了一种制造氧化物半导体的方法。根据至少该示例实施例，可以在基底上形成栅极，可以在才册才及上形成栅极绝缘层。可以在栅极绝缘层上形成沟道区域。沟道区域可以包含具有非晶相区域和晶相区域的氧化物半导体。非晶相区域和晶相区域可以共存于形成的氧化物半导体中。可以在沟道区域的相应端部上形成源极和漏极。根据至少一些示例实施例，氧化物半导体可以具有包括非晶相区域和晶相区域的结构。非晶相区域和晶相区域可以同时共存。氧化物半导体可以包括非晶相区域、非晶相区域和晶相区域的混合区域及晶相区域。非晶相区域、混合相区域和晶相区域可以同时共存。非晶相区域的厚度可以在包括端点值包括端点值的大约20nm至大约30nm的范围内。氧化物半导体可以具有at。/。比在包括端点值的大约0.5-10:1-20:0.5-40的范围内的Hf:In:Zn。在另一示例中，氧化物半导体可以具有at。/。比在包括端点值的大约1:9-19:4.8-14的范围内的Hf:In:Zn。根据至少一些示例实施例，氧化物半导体还可以包括/人由第I族元素、第II族元素、第III族元素、第IV族元素和属于镧系的元素组成的组中选裤，的一种。根据至少一些示例实施例，可以通过以下步骤形成栅极在基底上沉积导电材料，并将导电材料图案化，从而形成4册极。可以通过以下步骤形成绝缘层在栅极上沉积绝缘材料，并将绝缘材料图案化，从而形成绝缘层。绝缘层可以由硅氧化物、硅氮化物、Hf氧化物、铝氧化物或者Hf氧化物和铝氧化物的混合物形成。可以通过以下步骤形成沟道区域在绝缘层上沉积沟道材料，并将沟道材料图案化，从而形成沟道区域。可以通过以下步骤来沉积沟道材料在绝纟彖层上沉积Zn氧化物和Zn-In复合氧化物之一，并向沉积的氧化物材料中添加Hf和Cr中的至少一种，从而形成沟道材料。通过详细地描述附图中示出的示例实施例，示例实施例将变得更加清楚，在附图中图1是示出了根据示例实施例的氧化物薄膜晶体管的剖视图；图2A至图2E示出了才艮据示例实施例的氧化物薄膜晶体管的制造方法；图3是示出了包括添加的Hf的InZnO的样品的根据退火温度的X射线衍射(XRD)的曲线图4A至图4D是包括添加的Hf的InZnO的样品的透射电子显微镜(TEM)图像；图5A是示出了根据示例实施例的氧化物薄膜晶体管的漏电流根据栅电压的变化的曲线图5B是示出了向氧化物薄膜晶体管施加各种源-漏电压(0.1V、5V、10V、15V和20V)时氧化物薄膜晶体管的漏电流(IDS)根据漏电压(Vd)的变化的曲线图6是示出了氧化物薄膜晶体管的漏电流(IDS)相对于不同组成的Hf-In-Zn的变化的曲线图。具体实施例方式现在将参照附图更充分地描述各种示例实施例，附图中示出了一些示例实施例。在图中，为了清晰起见，夸大了层和区域的厚度。在此公开了详细的说明性示例实施例。然而，出于描述示例实施例的目的，在此公开的具体的结构和功能上的细节仅仅是代表性的。然而，本发明可以以多种可替换的形式来实施，而不应该被理解为局限于在此阐述的示例实施例。因此，虽然示例实施例能够具有各种修改和可替换的形式，但是示例实施例的实施例在附图中是通过示例的方式来示出的，并且将在此进行详细的描述。然而，应该理解的是，并不意图将示例实施例局限于公开的特定形式，而是相反，示例实施例将要覆盖所有落在本发明范围内的修改、等同物和替换物。相同的标号在整个附图的描述中表示相同的元件。应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与另一个元件区分开来。例如，在不脱离示例实施例的范围的情况下，第一元件可被命名为第二元件，类似地，第二元件可被命名为第一元件。如在这里所使用的，术语"和/或"包括一个或多个相关所列的项目的任意组合和所有组合。应该理解的是，当元件或层被称作"形成在"另一元件或层"上"时，该元件或层可以直接形成在另一元件或层上，或者可以间接形成在另一元件或层上。也就是说，例如，可以存在中间元件或中间层。相反，当元件或层被称作"直接形成在"另一元件"上"时，不存在中间元件或中间层。其它用来描述元件或层之间的关系的用语应当以类似的方式来解释(例如，"在...之间"与"直接在...之间"，"相邻的"与"直接相邻的"，等)。这里所使用的术语仅仅是为了描述特定实施例的目的，而不意图限制示例实施例。如这里所使用的，除非上下文另外明确指出，否则单数形式也意图包括复数形式。还将理解的是，当在此使用术语"包含"和/或"包括"时，说明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其它特征、整体、步骤、操作、元件、组件和/或它们的组。现在将参照附图中示出的示例实施例来更充分地描述才艮据示例实施例的氧化物半导体和包含所述氧化物半导体的氧化物薄膜晶体管(TFT)。作为参考，出于理解的目的，夸大了附图中示出的层的厚度和宽度。根据示例实施例的氧化物半导体包括可以添加铪(Hf)和铬(Cr)中的至少一种的锌(Zn)氧化物或锌-铟(Zn-In)复合氧化物。根据至少一个示例实施例，电负性为大约1.3的Hf可以与电负性为大约3.5的氧(O)形成较强的离子键，这是因为Hf与O之间的电负性差为大约2.2。Hf的离子半径可为大约0.078nm，与Zn的离子半径(可以为大约(X074nm)相似。因此，当将Hf添加到Zn氧化物或Zn-In复合氧化物时，可以在不使氧化物的晶格变形的情况下使Hf更容易地取代Zn。此外，电负性为大约1.6的Cr可以与电负性为大约3.5的氧形成较强的离子键，这是因为Cr与O之间的电负性差为大约1.9。对于a-Si:H，可以在a-Si和氬(H)之间形成共价键。当a-Si:H与具有方向性的sp3氧配位而形成非晶相时，氧^:周围的电子云会变形，从而形成较弱的键。当具有这种较弱的键的TFT较长时间地工作时，电子或空穴会积聚在键位(bondingsite)处，由此可能破坏键合状态；由于阔值电压移位会导致对可靠性产生不利的影响。另一方面，对于离子键，由于阳离子的电子云较大，所以可能存在电子轨道的重叠，而与氧阴离子的结合(binding)无关。因此，所得到的键合结构不可能具有较弱的键，而与该结构是晶相还是非晶相无关；这会使得制造的TFT更为可靠。根据至少一些示例实施例的包括Hf和Cr中的至少一种的Zn氧化物或Zn-In复合氧化物可以主要由离子基团形成，而这样的结合不需要全都是离子键。氧化物半导体还可以包括第I族元素，例如Li、K等；第II族元素，例如Mg、Ca、Sr等；第III族元素，例如Ga、Al、In、Y等；第IV族元素，例如Ti、Zr、Si、Sn、Ge等；第V族元素，例如Ta、Vb、Nb、Sb等；Ln系元素，例如La、Ce、Pr、Nd、Pm、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lai等。例如，可以采用#4居至少该示例实施例的氧化物半导体作为LCD和OLED中使用的用于驱动晶体管的沟道材料、作为用于存储装置的外围电路中包括的晶体管的沟道材料和/或选择晶体管的沟道材料。图1是示出了根据示例实施例的氧化物薄膜晶体管(TFT)的剖视图。图1示出的是底栅型TFT，但是示例实施例不限于此。根据示例实施例的氧化物TFT也可以是顶4册型TFT。参照图l，根据示例实施例的氧化物TFT可以包括形成在基底11上的氧化物层12。基底11可以是硅(Si)基底。可以利用热氧化工艺等形成氧化物层12。栅极13可以设置在基底12的一部分上，栅才及绝缘层14可以设置在基底氧化物层12和4册极13上。在一个示例中，4册极13可以形成为具有一个顶表面和两个倾斜的侧表面(例如，梯形横截面，其中，上表面的宽度小于下表面的宽度)。栅极绝缘层14可以形成为覆盖栅极13的上表面和侧表面及氧化物层12的上表面的被暴露的部分。虽然没有示出，但是可以省略氧化物层12。仍然参照图1，沟道15可以形成在栅极绝缘层14的与栅极13对应的部分上。沟道15的宽度可以与栅极13的下表面的宽度相对应(例如，相同或基本相同)。源极16a和漏极16b可以设置在沟道15和栅极绝缘层14的相应侧上。才艮据至少该示例实施例，沟道15可以由氧化物半导体形成，例如由添加了Hf和Cr中的至少一种的Zn氧化物或Zn-In复合氧化物形成。现在将描述用来形成根据至少该示例实施例的氧化物TFT的上述层的材料。仍然参照图1，基底11可以是通常在半导体装置中使用的基底。例如，基底11可以由Si、玻璃、有机材料或类似的材料形成。设置在基底11上的氧化物层12例如可以是Si02层。如果基底11是Si基底，则可以通过将基底11热氧化来形成Si02层。因此，氧化物层12可以是基底11的一部分。栅极13可以由导电材料形成。所述导电材料可以是诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、它们的合金的金属，或者可以是诸如IZO(InZnO)、AZO(AlZnO)等的导电金属氧化物。栅极绝缘层14可以由通常在半导体装置中使用的绝缘材料形成。例如，栅极绝缘层14可以由Si02、介电常数比Si02的介电常数更大的高k材料(例如，Hf02、A1203、Si3N4、它们的混合物等)形成。源极16a和漏极16b均可以由导电材泮+形成。所述导电材料可以是诸如Ti、Pt、Ru、Au、Ag、Mo、Al、W、Cu、它们的合金的金属，或者可以是诸如IZO(InZnO)、AZO(AlZnO)等的导电金属氧化物。将参照图2A至图2E描述根据示例实施例的氧化物TFT的制造方法。ii图2A至图2E中示出的方法可以用来制造图1中示出的氧化物TFT，并且为了清晰起见，将该方法描述为制造图1中示出的TFT的氧化物TFT。参照图2A，可以制备基底11。如上所指出的，基底11可以由Si、玻璃、有机材料或类似的材料形成。如果基底11由Si形成，则可以利用热氧化工艺在基底11的表面上形成氧化物层12(例如，Si02)。可以在基底11上涂覆诸如金属或导电金属氧化物的导电材料13a。参照图2B,可以将导电材料13a图案化而形成栅极13。参照图2C，可以在栅极13上涂覆绝缘材料，并将绝缘材料图案化而形成栅极绝缘层14。可以由硅氧化物、硅氮化物、Hf氧化物、铝氧化物、Hf氧化物和铝氧化物的混合物等来形成栅极绝缘层14。参照图2D，可以利用诸如物理气相沉积(PVD)、化学气相沉积(CVD)或原子层沉积(ALD)的工艺在栅极绝缘层14上涂覆沟道材料。可以将沟道材料图案化而在栅才及绝缘层14的与栅极13对应的部分上形成沟道15。可以通过将Hf和Cr中的至少一种添加到Zn氧化物或Zn-In复合氧化物来形成沟道15。在一个示例中，当利用賊射形成沟道15时，可以将ZnO或InZnO耙与Hf或Cr靶装载在处理室中并进行共賊射。可替换地，可以使用包括ZnO或InZnO与Hf或Cr的单耙。参照图2E，可以在沟道15和栅极绝缘层14上涂覆或沉积诸如金属或导电金属氧化物的导电材料。可以将导电材料图案化，使得导电材料连接到沟道15的每一端，从而形成源极16a和漏极16b。可以利用通用炉、快速热退火(RTA)、激光器、热板(hotplate)等使所得到的结构在大约400。C或小于400。C(例如，在大约300。C)退火。制备示例根据至少一个示例实施例，可以在硅材料的表面上形成硅氧化物，以形成厚度为大约100nm的基底11。可以在基底11的表面的一部分上沉积钼(Mo)，以形成厚度为大约200nm的栅极13。可以在基底11和栅极13上涂覆硅氮化物，以形成厚度为大约200nm的栅极绝缘层14。可以在栅极绝缘层14的与栅极13对应的部分上涂覆氧化物半导体，以形成沟道15。现在将更详细地描述^f艮据示例实施例的形成沟道的工艺。根据至少该示例实施例，可以使用99.99%的InZnO耙(In:Zn=l:1at%)和99.9。/。的Hf靶。可以将这些耙装载在賊射器的室中。可以通过向InZnO耙施加大约150瓦特并向Hf耙施加大约20瓦特，同时保持室的压强在大约5mTorr,来对InZnO乾和Hf靶进行共賊射。可以通过以大约95sccm:5sccm的比分别供应Ar和02来保持室的压强。因此，可以通过将包含InZnO和添加了Hf的氧化物半导体薄膜涂覆到大约70nm的厚度来形成沟道。在该示例中，可以使用ZnO靶来代替InZnO靶。可以在沟道15的每一侧上形成Ti/Pt(10/100nm)双层作为源极16a和漏极16b。可以对所得物在大约150。C至大约300°C(包括150。C和300°C)进行热处理大约1小时。测量根据至少一个示例实施例制备的氧化物半导体的X射线衍射(XRD)，结果在图3中示出。对没有进行热处理(As-dep)的样品和在大约150。C和大约300。C进行热处理的样品进行XRD测量。利用Cu靶在大约40KeV的功率以大约40mA测量XRD。参照图3，在没有进行热处理(As-dep)的样品中与在大约150。C和大约300。C热处理过的样品中在30度左右出现峰。在30度左右观察到的峰表示Zn氧化物半导体材料的非晶相。还可在60度左右观察到峰。这些峰表示纳米晶相。为了识别区域的相态，测量了根据示例实施例的氧化物半导体的每个区域的透射电子显微镜(TEM)图像和衍射图案。图4A至图4D是添加了Hf的InZnO的样品的TEM图像。图4A示出了在Si02绝缘层上利用具有Hf的IZO(InZnO)材料形成的氧化物半导体的剖面的TEM图像。在该示例中，A是Si02绝缘层和氧化物半导体之间的边界区域，B是氧化物半导体的中间区域，C是氧化物半导体层的顶部区域。在图4B至图4D中示出了区域A至区域C的TEM图像和衍射图案。虽然获得了在大约150。C热处理过的样品的TEM图像和衍射图案，但是样品的晶相没有根据热处理变化。在没有热处理的样品和在大约300°C热处理的样品中，获得了相同的结果。如图4B所示，区域A处于非晶相。在图4B的左上侧示出了区域A的衍射图案图像，表明区域A具有非晶相。参照衍射图案，示出了暗淡的圆(faintcircle),这表明在氧化物半导体的下部区域中形成了非晶相。如图4C所示，区域B包括同时存在或共存的非晶相和晶相。条紋Dl表示在区域B中形成在非晶相内的纳米晶相。在图4C的左上侧示出了区域B的衍射图案图像。参照该衍射图案，示出了暗淡的圓和点，这表明晶相和非晶相的共存。如图4D所示，区域C处于晶相。具有各种取向的条紋D2形成在整个区域C中，这表明区域C处于晶相。在图4D的左上侧示出了区域C的衍射图案图像。参照该衍射图案，观察到暗淡的圆和多个点，这表明在区域C中形成了具有各种取向的晶相。结果，根据至少一些示例实施例的氧化物半导体的结构可以是包括具有相同或基本相同的化学组成的非晶区域和晶相。非晶相和晶相可以共存。例如，非晶相可以形成在氧化物半导体的下部区域中，非晶相和晶相可以共存于中间区域中，晶相的量可以在上部区域中增加。可以识别非晶相的位置，氧化物半导体的非晶相区域的厚度可以在大约10nm至大约50nm(包括10nm和50nm)的范围内，例如，在大约20nm至大约30nm(包括20nm和30nm)的范围内。图5A是示出了根据示例实施例的氧化物薄膜晶体管(例如，沟道尺寸W/L=5(Vm/4pm)的性能测试结果的曲线图。更详细地讲，图5A是示出了向根据示例实施例的氧化物薄膜晶体管施加0.1V和10V的源-漏电压时，氧化物薄膜晶体管的漏电流(iDS)根据栅电压(VGS)的变化的曲线图。参照图5A,导通电流在大约1(T3A至大约1(T5A(包括10—3A和10—5A)的范围内，截止电流为大约10"A或更低，导通/截止(On/Off)电流比为大约107或更大。图5B是示出了向根据示例实施例的氧化物薄膜晶体管施加O.IV、5V、IOV、15V和20V的源-漏电压时，该氧化物薄膜晶体管的漏电流(IDS)根据漏电压(Vd)的变化的曲线图。参照图5B,当向栅极施加0.1V的源-漏电压时，漏电流可以保持恒定或基本恒定，而与;属电压的增大无关。然而，当栅电压大于或等于5V时，漏电流可以随着漏电压的增加而增大。由图1A和图5B计算出的沟道迁移率可以为大约20cm2/Vsec,由图5A计算出的栅极摆动电压(gateswingvoltage)可以为大约231mV/dec。因此，根据至少一些示例实施例的氧化物TFT可以表现出较高的"导通/截止"电流比和4交j氐的截止电流，而没有滞后。结果，才艮据示例实施例的氧化物TFT可以具有改进了的氧化物TFT特性。也可以通过控制添加到InZn氧化物中的Hf的量来制备才艮据至少一些示例实施例的氧化物薄膜晶体管。在该示例中，可以通过在将IZO靶功率固定在大约150W的同时调整Hf的量来形成氧化物半导体薄膜。可以向Hf靶施加大约15W、大约20W、大约30W和大约35W来分别制备Hfl5、Hf20、Hf30和Hf35。在实验中，测量上述氧化物薄膜晶体管的栅电压(VGS)-漏电流(bs)变化。.为了估计氧化物半导体材料的组成，执行了电感耦合等离子体(ICP)-俄歇电子能谱(AES)分析。Hf、In和Zn的组成的分析结果在下面的表1中示出。表1<table>tableseeoriginaldocumentpage15</column></row><table>误差范围±1%如表1所示，添加的Hf的量随着施加到Hf靶的电流增大而增加。图6是示出了通过在大约200。C对根据示例实施例的氧化物薄膜晶体管进行热处理制备的氧化物薄膜晶体管(沟道尺寸W/I^50pm/4(im)的漏电流(IDS)根据栅电压(VGS)的变化的曲线图。参照图6，随着Hf的量增加，导通电压(Von)会移动到右边，并且导通电流的值(Ion)会减小。根据至少一些示例实施例，沉积的薄膜的组成、lDs-VGs曲线和迁移率性质会随着靶的种类、施加到靶的电压、沉积设备、沉积压强、氧分压、基底的温度等而变化。例如，当使用HflnZnO单靶代替使用InZnO靶和Hf靶时，沉积的薄膜的组成会改变。此外，甚至当沉积的薄膜的组成相同或基本相同时，薄膜的性质也会改变。例如，当利用溅射沉积氧化物半导体时，电阻范围会根据氧的分压而(例如，大大地)改变。如果氧的分压被控制得小于某一水平，则沉积的薄膜可以具有较低的电阻。如果氧的分压被控制得大于某一水平，则沉积的薄膜可以具有较高的电阻。因此，在根据示例实施例的氧化物半导体中，当Hf:In:Zn的at%(原子百分比)在大约0.5-10:1-20:0.5-40的范围内时，可以将该组成应用于薄膜晶体管的沟道。在另一示例中，Hf:In:Zn的at。/。可以在大约1:7-19:4.8-14的范围内。根据表l,当Hf:In:Zn的at。/。在大约1:7-19:4.8-14的范围内时，氧化物薄膜晶体管可以具有其期望的性质。本领域普通技术人员应该明白，根据示例实施例的氧化物半导体可以应用于各种电子器件，例如，诸如LCD和OLED的平板显示器的驱动晶体管以及存储装置的外围电路中包括的晶体管。才艮据示例实施例的氧化物半导体可以是底栅型或顶栅型。'根据示例实施例，无论是否明确地指出，在此提到的值的范围是包括端点值的。因此，例如被指定为大约0.5至10的值的范围除了包括0.5和10之间的值之外，还可以包括等于或大致等于0.5的值和等于或大致等于10的值。虽然已经参照本发明的示例实施例具体地示出并描述了本发明，但是，本领域普通技术人员应该明白，在不脱离由权利要求书限定的本发明的精神和范围的情况下，可以在此进行形式和细节方面的各种改变。权利要求1、一种包括Zn和Hf的氧化物半导体。2、如权利要求1所述的氧化物半导体，其中，Zn是添加了Hf的Zn氧化物。3、如权利要求1所述的氧化物半导体，其中，Zn是添力。了Hf的Zn-In复合氧化物。4、如权利要求3所述的氧化物半导体，其中，Hf:In:Zn的at。/。比在包括端点值的大约0.5-10:1-20:0.5-40的范围内。5、如权利要求3所述的氧化物半导体，其中，Hf:In:Zn的at。/。比在包括端点值的大约1:9-19:4.8-14的范围内。6、如权利要求1所述的氧化物半导体，其中，氧化物半导体的结构包括非晶相区域和晶相区域。7、如权利要求6所述的氧化物半导体，其中，氧化物半导体的结构包括非晶相区域、非晶相和晶相的混合区域及晶相区域。8、如权利要求7所述的氧化物半导体，其中，非晶相区域的厚度在包括端点值的大约10nm至大约50nm的范围内。9、如权利要求7所述的氧化物半导体，其中，非晶相区域的厚度在包括端点值的大约20nm至大约30nm的范围内。10、如权利要求1所述的氧化物半导体，所述氧化物半导体还包括从由第I族元素、第II族元素、第III族元素、第IV族元素和属于镧系的元素组成的组中选4奪的至少一种。11、一种氧化物薄膜晶体管，包括栅极；沟道，形成为与栅极对应，沟道包含含有Zn和Hf的氧化物半导体；栅极绝缘层，形成在栅极和沟道之间；源才及和漏纟及，4妄触沟道的相应侧。12、如权利要求11所述的氧化物薄膜晶体管，其中，氧化物半导体包括添加了Hf的Zn氧化物。13、如权利要求11所述的氧化物薄膜晶体管，其中，氧化物半导体包括添加了Hf的Zn-In复合氧化物。14、如权利要求13所述的氧化物薄膜晶体管，其中，沟道具有at。/。比在包括端点值的大约0.5-10:1-20:0.5-40的范围内的Hf:In:Zn。15、如权利要求13所述的氧化物薄膜晶体管，其中，氧化物半导体具有at。/。比在包括端点值的大约1:7-19:4.8-14的范围内的Hf:In:Zn。16、如权利要求11所述的氧化物薄膜晶体管，其中，沟道具有包括非晶相区域和晶相区域的结构。17、如权利要求11所述的氧化物薄膜晶体管，其中，沟道包括非晶相区域、非晶相和晶相的混合区域及晶相区域。18、如权利要求16所述的氧化物薄膜晶体管，其中，非晶相区域的厚度在包括端点值的大约10nm至大约50nm的范围内。19、如权利要求16所述的氧化物薄膜晶体管，其中，非晶相区域的厚度在包括端点值的大约20nm至大约30nm的范围内。20、如权利要求11所述的氧化物薄膜晶体管，其中，沟道还包含从由第I族元素、第II族元素、第III族元素、第IV族元素和属于镧系的元素组成的组中选择的至少一种。21、一种包括Zn和Cr的氧化物半导体。22、如权利要求21所述的氧化物半导体，其中，Zn是添力口了Cr的Zn氧化物。23、如权利要求21所述的氧化物半导体，其中，Zn是添加了Cr的Zn-In复合氧化物。24、如权利要求21所述的氧化物半导体，所述氧化物半导体还包括从由第I族元素、第II族元素、第III族元素、第IV族元素和属于镧系的元素组成的组中选择的至少一种。25、一种氧化物薄膜晶体管，包括栅极；沟道，形成为与栅极对应，沟道包含含有Zn和Cr的氧化物半导体；才册才及绝缘层，形成在4册才及和沟道之间；源才及和漏纟及，4妄触沟道的相应侧。26、如权利要求25所述的氧化物薄膜晶体管，其中，氧化物半导体包括添加了Cr的Zn氧化物。27、如权利要求25所述的氧化物薄膜晶体管，其中，氧化物半导体包括添加了Cr的Zn-In复合氧化物。28、如权利要求25所述的氧化物薄膜晶体管，沟道还包含从由第I族元素、第II族元素、第m族元素、第IV族元素和属于镧系的元素组成的组中选择的一种。29、一种包括Zn及Hf和Cr中的至少一种的氧化物半导体。30、如权利要求29所述的氧化物半导体，其中，Zn是添加了Hf和Cr中的至少一种的Zn氧化物。31、如权利要求29所述的氧化物半导体，其中，Zn是添加了Hf和Cr中的至少一种的的Zn-In复合氧化物。32、如权利要求29所述的氧化物半导体，其中，氧化物半导体的结构包括同时共存的非晶相区域和晶相区域。33、如权利要求29所述的氧化物半导体，其中，氧化物半导体的结构包括同时共存的非晶相区域、非晶相和晶相的混合区域及晶相区域。34、一种氧化物薄膜晶体管，包括栅极；沟道，形成为与栅极对应，沟道包含含有Zn及Hf和Cr中的至少一种的氧化物半导体；栅极绝缘层，形成在栅极和沟道之间；源极和漏极，接触沟道的相应侧。35、如权利要求34所述的氧化物薄膜晶体管，其中，Zn是添加了Hf和Cr中的至少一种的Zn氧化物。36、如权利要求34所述的氧化物薄膜晶体管，其中，Zn是添加了Hf和Cr中的至少一种的的Zn-In复合氧化物。37、如权利要求34所述的氧化物薄膜晶体管，其中，氧化物半导体的结构包括同时共存的非晶相区域和晶相区域。38、如权利要求34所述的氧化物薄膜晶体管，其中，氧化物半导体的结构包括同时共存的非晶相区域、非晶相和晶相的混合区域及晶相区域。全文摘要本发明提供了氧化物半导体和包含所述氧化物半导体的薄膜晶体管(TFT)。一种氧化物半导体包括Zn原子及添加到其中的Hf原子和Cr原子中的至少一种。一种薄膜晶体管(TFT)包括含有氧化物半导体的沟道，氧化物半导体包括Zn原子及添加到其中的Hf原子和Cr原子中的至少一种。文档编号H01L29/66GK101681933SQ200880020930公开日2010年3月24日申请日期2008年6月19日优先权日2007年6月19日发明者朴宰彻,朴永洙,李银河,金昌桢申请人:三星电子株式会社