专利名称：Mos晶体管及其形成方法
技术领域：
本发明涉及半导体技术领域，尤其涉及形成MOS晶体管及其方法。
背景技术：
MOS晶体管包括栅极，栅极和衬底之间的栅介质层，源区和漏区，且源区和漏区容易产生漏电流。该漏电流的存在会影响最终形成的半导体器件的性能。公开号为“US7572712B2”的美国专利公开了一种形成NMOS晶体管的方法。图Ia 图Ie为现有技术形成MOS晶体管方法的剖面结构示意图。参考图la，提供半导体衬底10，在所述导体衬底10上形成氧化硅层11和氮化硅层12，所述氧化硅层11位于所述半导体衬底10上，所述氮化硅层12位于所述氧化硅层11 上。利用光刻工艺图形化氧化硅层11和氮化硅层12，定义出凹槽的图形；以图形化的氧化硅层11和氮化硅层12为掩膜，刻蚀导体衬底10，形成凹槽13。参考图lb，填充应力材料，覆盖所述氮化硅层12的表面，并且填满凹槽13 ；之后， 利用化学机械平坦化(CMP)去除氮化硅层12的表面的应力材料，以及高出氮化硅层12的表面的凹槽13内的应力材料，在凹槽13内形成表面与氮化硅层12的表面相平的应力材料 14。参考图lc，以氮化硅层12为掩膜回刻应力材料14，使应力材料14的表面低于半导体衬底10的表面。参考图ld，利用外延生长法，沿应力材料14表面水平外延生长外延层15，外延层 15的表面与半导体衬底10的表面相平。外延层15的材料为硅、掺碳硅或者锗硅等其他半导体材料，外延层15在MOS晶体管结构中，作为源区和漏区之间的沟道。之后，参考图Ie并结合参考图ld，去除氮化硅层12和氧化硅层11。可以在外延层15的表面形成包括栅极16、栅介质层17以及侧墙18的栅极结构。以上所述的现有技术的形成MOS晶体管的方法，应力材料14作为隔离结构避免产生漏电流，或者至少可以降低产生的漏电流。然而，随着半导体技术的发展，器件的特征尺寸(CD)越来越小，因此在凹槽13内填充应力材料时，容易形成间隙，间隙的存在会影响外延层15的生长；而且，形成预定厚度的应力材料的方法复杂，需要先在沟槽内填满应力材料，然后利用CMP工艺去除高出氮化硅层12表面的应力材料，接着，进行回刻，去除凹槽13内一定高度的应力材料，最终形成预定高度的应力材料14，工艺复杂。
发明内容
本发明解决的问题是现有技术的形成MOS晶体管的方法，在形成沟道下的隔离结构时容易产生空隙；并且形成沟道下方隔离结构的工艺复杂。为解决上述问题，本发明提供一种形成MOS晶体管的方法，包括提供半导体衬底；
图形化所述半导体衬底，形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；在所述半导体材料表面上形成栅极结构，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。可选的，利用外延生长法在所述凹槽内形成半导体材料。可选的，所述外延生长法选自快速热化学气相沉积、超高真空化学气相沉积、分子束外延法其中之一。 可选的，在氧气氛围中，利用热氧化在所述凹槽底部形成氧化层。可选的，在氧气氛围中，利用等离子体氧化在所述凹槽底部形成氧化层。可选的，所述侧墙的材料为氮化硅。可选的，所述凹槽的深度为200埃-2000埃。可选的，所述凹槽的侧壁偏离底部的角度大于85°。可选的，所述氧化层的厚度为20埃-1000埃。可选的，所述图形化所述半导体衬底，形成凹槽包括在所述半导体衬底上形成硬掩膜层；图形化所述硬掩膜层，形成图形化的硬掩膜层，定义出凹槽的图形；以所述图形化的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成凹槽。可选的，所述硬掩膜层包括氧化硅层和氮化硅层，所述氧化硅层位于所述半导体衬底上，所述氮化硅层位于所述氧化硅层上。可选的，所述在所述凹槽的侧壁形成侧墙包括形成绝缘层，覆盖所述图形化的硬掩膜层的表面、所述凹槽的底部和侧壁；回刻去除所述图形化的硬掩膜层的表面和凹槽底部的绝缘层，在所述凹槽的侧壁形成侧墙。本发明还提供一种MOS晶体管，包括半导体衬底；凹槽，形成于所述半导体衬底；氧化层，形成于所述凹槽的底部；半导体材料，形成于所述凹槽内，且覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；栅极结构，形成于所述半导体材料表面上，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。可选的，包括所述凹槽的深度为200埃-2000埃。可选的，所述凹槽的侧壁偏离底部的角度大于85°。可选的，所述氧化层的厚度为20埃-1000埃。与现有技术相比，本发明具有以下优点本发明形成MOS晶体管的方法，在半导体衬底形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流；去除所述侧墙，在所述凹槽内形成半导体材料， 覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；之后，在氧化层上方的半导体材料上可以形成包括栅极和栅介质层的栅极结构。由于利用氧化的方法形成氧化层，因此不会在氧化层中形成间隙；而且，只需要控制氧化的温度、时间就可以控制氧化层的高度，因此形成工艺简单。本发明的MOS晶体管，在半导体衬底形成凹槽；在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流。
图Ia 图Ie为现有技术形成MOS晶体管方法的剖面结构示意图。图2为本发明的具体实施方式
的形成MOS晶体管的方法的流程图；图3a 图池为本发明具体实施例的形成MOS晶体管的方法的剖面结构示意图。
具体实施例方式本发明具体实施方式
的形成MOS晶体管的方法，在半导体衬底形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；之后，在氧化层上方的半导体材料上可以形成包括栅极和栅介质层的栅极结构。由于利用氧化的方法形成氧化层，因此不会在氧化层中形成间隙；而且，只需要控制氧化的温度、时间就可以控制氧化层的高度，因此形成工艺简单。为了使本领域的技术人员可以更好的理解本发明，下面结合附图详细说明本发明的具体实施方式
。图2为本发明的具体实施方式
的形成MOS晶体管的方法的流程图，参2，本发明具体实施方式
的形成MOS晶体管的方法包括步骤S21，提供半导体衬底；步骤S22，图形化所述半导体衬底，形成凹槽；步骤S23，在所述凹槽的侧壁形成侧墙；步骤S24，氧化所述凹槽底部，在所述凹槽的底部形成氧化层；步骤S25，去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；步骤S26，在所述半导体材料表面上形成栅极结构，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。图3a 图池为本发明具体实施例的形成MOS晶体管的方法的剖面结构示意图， 为了使本领域技术人员可以更好的理解本发明具体实施方式
的形成MOS晶体管的方法，下面结合具体实施例并结合参考图2和图3a 图池详细说明本发明具体实施方式
的形成 MOS晶体管的方法。结合参考图2与图3a，执行步骤S21，提供半导体衬底30。所述半导体衬底30的材料为单晶硅、单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅或绝缘体上硅(SOI) 结构。衬底30中可以形成有器件结构(图中未示)，例如隔离沟槽结构。在本发明具体实施例中，所述半导体衬底30为单晶硅，其晶面指数为(100)，(110)或者(111)。结合参考图2与图3c，执行步骤S22，图形化所述半导体衬底，形成凹槽。本发明具体实施例中，图形化所述半导体衬底30，形成凹槽33包括参考图北，在所述半导体衬底30上形成硬掩膜层32 ；图形化所述硬掩膜层32，形成图形化的硬掩膜层32，定义出凹槽33的图形(结合图3c)。在本发明具体实施例中，所述硬掩膜层32包括氧化硅层321和氮化硅层322，所述氧化硅层321位于所述半导体衬底30上，所述氮化硅层322位于所述氧化硅层321上。其中，氧化硅层321作为氮化硅层 322与半导体衬底30之间的应力缓冲层。在其他实施例中，硬掩膜层32也可以为单层结构。图形化所述硬掩膜层32的方法为在硬掩膜层32上形成光刻胶层，即在氮化硅层322 上形成光刻胶层，形成光刻胶层的方法可以为旋涂法、滴涂法或者刷涂法，本发明具体实施例中利用旋涂法形成光刻胶层。之后，对光刻胶层进行曝光、显影，形成图形化的光刻胶层， 定义出凹槽的图形；然后，利用以图形化的光刻胶层为掩膜刻蚀硬掩膜层32，将图形化的光刻胶层上的图形转移至硬掩膜层32，形成图形化的硬掩膜层32。参考图3c，以所述图形化的硬掩膜层32为掩膜，刻蚀所述半导体衬底30，形成凹槽33。本发明具体实施例中，利用干法刻蚀半导体衬底30形成凹槽33。且，本发明具体实施例中，所述凹槽33的深度为200埃-2000埃，凹槽33的侧壁偏离底部的角度大于85°。结合参考图2与图3d，执行步骤S23，在所述凹槽33的侧壁形成侧墙34。本发明具体实施例中，形成侧墙34具体为形成绝缘层，覆盖所述图形化的硬掩膜层32的表面、所述凹槽33的底部和侧壁；回刻去除所述图形化的硬掩膜层32的表面和凹槽33底部的绝缘层，在所述凹槽的侧壁形成侧墙34。该侧墙34作为隔离层，确保在之后氧化凹槽33的底部时，侧壁的半导体衬底30不被氧化。在本发明具体实施例中，所述侧墙34的材料为氮化硅。形成绝缘层的方法为化学气相沉积(CVD)，在所述图形化的硬掩膜层32的表面、所述凹槽33的底部和侧壁形成绝缘层后，利用干法刻蚀回刻绝缘层形成侧墙34。结合参考图2与图3e，执行步骤S24，氧化所述凹槽33底部，在所述凹槽33的底部形成氧化层35。该氧化层35在之后的工艺中被半导体材料覆盖，其上方形成源区和漏区之间的沟道。该氧化层35可以作为之后形成的源区和漏区之间的隔离结构，也就是沟道下方的隔离结构，避免漏电流的产生，或者至少可以减小漏电流。在本发明具体实施例中，可以在氧气氛围中，利用热氧化在所述凹槽33底部形成氧化层35。也可以在氧气氛围中，利用等离子体氧化在所述凹槽33底部形成氧化层35。所述氧化层35的厚度为20埃-1000 埃，可以通过控制氧化的温度、时间等参数控制氧化层35的厚度或者说高度，在具体的工艺中，根据实际需要选择合适的参数，生成合适厚度的氧化层35。在本发明具体实施例中， 半导体衬底30的材料为单晶硅，则氧化层35在本发明具体实施例中为二氧化硅。在本发明其他实施例中，半导体衬底30的材料如果为其他的半导体材料，则可以生成相应材料的氧化层，此不做详述，本领域技术人员根据本领域技术人员的公知常识，可以推知形成的氧化层35的材料。结合参考图2与图3f、图3g_l、图3g_2、图3g_3，并结合参考图；^，执行步骤S25， 去除所述侧墙34，在所述凹槽33内形成半导体材料36，覆盖所述氧化层35，所述半导体材料36的表面与所述半导体衬底30的表面相平；所述半导体材料为单晶硅、单晶锗或者单晶锗硅、III-V族元素化合物、单晶碳化硅。本发明具体实施例中，所述半导体材料36单晶硅。本发明具体实施里例中，利用外延生长法在所述凹槽33内形成半导体材料36覆盖所述氧化层35，所述半导体材料36的表面与所述半导体衬底30的表面相平。所述外延生长法选自快速热化学气相沉积、超高真空化学气相沉积、分子束外延法其中之一。本发明具体实施例中，采用外延生长法中的水平外延生长法生成半导体材料36。图3g-l、图3g-2、 图3g-3显示了半导体材料36的生长过程，半导体材料36的生长方向沿水平方向，也就是沿氧化层35的表面方向，半导体材料36在垂直水平方向的生长速度很慢，也就是垂直氧化层35的表面方向的生长速度很慢，水平方向和垂直水平方向的生长速度之比为1 0 1 0.2，在本发明具体实施例中，优选1 0 1 0. 1。外延生长的半导体材料36作为 MOS晶体管结构中的沟道。由于半导体材料36作为沟道，可以对半导体材料36进行离子注入，调节阈值电压。结合参考图2与图池，执行步骤S26，在所述半导体材料36的表面上形成栅极结构，所述栅极结构包括栅极37，位于所述栅极37和所述半导体材料36表面之间的栅介质层38。栅极结构还包括侧墙39，位于栅极37和栅介质层38周围。形成栅极结构的方法为本领域技术人员的公知常识，在此不做详细描述。之后可以对半导体衬底30进行离子注入，形成源区和漏区(图中未示)，以及其他半导体后端工艺，形成插栓以及互连线。本发明中的MOS晶体管可以为PMOS晶体管，也可以为NMOS晶体管。图池为形成的MOS晶体管的剖面结构示意图，参考图池，本发明的MOS晶体管，包括半导体衬底30 ；凹槽，形成于所述半导体衬底30 ；氧化层35，形成于所述凹槽的底部； 半导体材料36，形成于所述凹槽内，且覆盖所述氧化层35，所述半导体材料36的表面与所述半导体衬底30的表面相平；栅极结构，形成于所述半导体材料表面上，所述栅极结构包括栅极37，位于所述栅极37和所述半导体材料36表面之间的栅介质层38。本发明具体实施例中，栅极结构还包括源区和漏区(图中未示)，位于所述半导体衬底30内且位于所述半导体材料35的两侧。 本发明具体实施例中，所述凹槽的深度为200埃-2000埃，所述凹槽的侧壁偏离底部的角度大于85°，所述氧化层的厚度为20埃-1000埃。本发明的MOS晶体管，在半导体衬底形成凹槽；在所述凹槽的底部形成氧化层，该氧化层可以作为隔离结构防止漏电流的产生，或者至少可以减小漏电流。本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
8
权利要求
1.一种形成MOS晶体管的方法，其特征在于，包括 提供半导体衬底；图形化所述半导体衬底，形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；在所述半导体材料表面上形成栅极结构，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。
2.如权利要求1所述的形成MOS晶体管的方法，其特征在于，利用外延生长法在所述凹槽内形成半导体材料。
3.如权利要求2所述的形成MOS晶体管的方法，其特征在于，所述外延生长法选自快速热化学气相沉积、超高真空化学气相沉积、分子束外延法其中之一。
4.如权利要求1所述的形成MOS晶体管的方法，其特征在于，在氧气氛围中，利用热氧化在所述凹槽底部形成氧化层。
5.如权利要求1所述的形成MOS晶体管的方法，其特征在于，在氧气氛围中，利用等离子体氧化在所述凹槽底部形成氧化层。
6.如权利要求1所述的形成MOS晶体管的方法，其特征在于，所述侧墙的材料为氮化娃。
7.如权利要求1所述的形成MOS晶体管的方法，其特征在于，所述凹槽的深度为200 埃-2000埃。
8.如权利要求1所述的形成MOS晶体管的方法，其特征在于，所述凹槽的侧壁偏离底部的角度大于85°。
9.如权利要求1 7任一项所述的形成MOS晶体管的方法，其特征在于，所述氧化层的厚度为20埃-1000埃。
10.如权利要求1 7任一项所述的形成MOS晶体管的方法，其特征在于，所述图形化所述半导体衬底，形成凹槽包括在所述半导体衬底上形成硬掩膜层；图形化所述硬掩膜层，形成图形化的硬掩膜层，定义出凹槽的图形； 以所述图形化的硬掩膜层为掩膜，刻蚀所述半导体衬底，形成凹槽。
11.如权利要求10所述的形成MOS晶体管的方法，其特征在于，所述硬掩膜层包括氧化硅层和氮化硅层，所述氧化硅层位于所述半导体衬底上，所述氮化硅层位于所述氧化硅层上。
12.如权利要求10所述的形成MOS晶体管的方法，其特征在于，所述在所述凹槽的侧壁形成侧墙包括形成绝缘层，覆盖所述图形化的硬掩膜层的表面、所述凹槽的底部和侧壁； 回刻去除所述图形化的硬掩膜层的表面和凹槽底部的绝缘层，在所述凹槽的侧壁形成侧墙。
13.—种MOS晶体管，其特征在于，包括半导体衬底；凹槽，形成于所述半导体衬底； 氧化层，形成于所述凹槽的底部；半导体材料，形成于所述凹槽内，且覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；栅极结构，形成于所述半导体材料表面上，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。
14.如权利要求13所述的MOS晶体管，其特征在于，包括所述凹槽的深度为200 埃-2000埃。
15.如权利要求13所述的MOS晶体管，其特征在于，所述凹槽的侧壁偏离底部的角度大于 85°。
16.如权利要求13所述的形成MOS晶体管的方法，其特征在于，所述氧化层的厚度为 20 埃-1000 埃。
全文摘要
一种MOS晶体管及其形成方法，形成MOS晶体管的方法包括提供半导体衬底；图形化所述半导体衬底，形成凹槽；在所述凹槽的侧壁形成侧墙；氧化所述凹槽底部，在所述凹槽的底部形成氧化层；去除所述侧墙，在所述凹槽内形成半导体材料，覆盖所述氧化层，所述半导体材料的表面与所述半导体衬底的表面相平；在所述半导体材料表面上形成栅极结构，所述栅极结构包括栅极，位于所述栅极和所述半导体材料表面之间的栅介质层。本发明可以防止漏电流的产生，或者至少可以减小漏电流。而且，形成氧化层的工艺简单，容易控制。
文档编号H01L29/78GK102487018SQ20101057330
公开日2012年6月6日 申请日期2010年12月3日 优先权日2010年12月3日
发明者洪中山 申请人:中芯国际集成电路制造(北京)有限公司