具有金属氧化物半导体的薄膜晶体管基板及其制造方法
【专利摘要】具有金属氧化物半导体的薄膜晶体管基板及其制造方法。本公开涉及一种用于边缘场型平板显示器的具有金属氧化物半导体的薄膜晶体管基板及其制造方法。本公开提出了一种具有氧化物半导体层的薄膜晶体管基板，该薄膜晶体管基板包括：包括多个像素区域的基板；形成在基板上的选通元件；覆盖选通元件的栅绝缘层；在栅绝缘层上的沟道层，从沟道层的第一侧扩展的源区，从沟道层的第二侧扩展的漏区，以及从漏区扩展至像素区域的像素电极；在沟道层上形成的具有与沟道层相同的大小的蚀刻阻挡件；在蚀刻阻挡件上形成的数据元件；覆盖蚀刻阻挡件和数据元件的钝化层；以及在钝化层上并且在像素区域内形成的公共电极。
【专利说明】具有金属氧化物半导体的薄膜晶体管基板及其制造方法
【技术领域】
[0001]本公开涉及一种用于边缘场型平板显示器的具有金属氧化物半导体的薄膜晶体管(或称“TFT”)基板及其制造方法。具体来说，本申请涉及一种用于平板显示器的薄膜晶体管基板及其制造方法，在所述薄膜晶体管基板中，通过对制造掩模工艺进行简化，将氧化物半导体材料应用于有源层、源极-漏极以及像素电极。
【背景技术】
[0002]现今，随着信息社会的发展，对用于呈现信息的显示器的需求日益增加。因此，为了克服阴极射线管(或称“CRT”)的诸如重量重和体积大诸多缺陷，开发了各种平板显示器(或称“FPD”)。这种平板显示装置包括液晶显示装置(或称“LCD”)，场发射显示器(或称“FED”)，等离子显示板(或称“PDP”)，有机发光显示装置(或称“0LED”)以及电泳显示装置(或称“ED”)。
[0003]平板显示器的显示板可以包括具有设置于按照矩阵方式排列的每个像素区域内的薄膜晶体管的薄膜晶体管基板。例如，液晶显示装置通过用电场来控制液晶层的透光率来呈现视频数据。根据所述电场的方向，可将LCD分为两个主要类型；一种是垂直电场型，另一种是水平电场型。
[0004]对于垂直电场型LCD，形成在上基板上的公共电极和形成在下基板上的像素电极彼此面对，以形成方向与所述基板表面垂直的电场。由所述垂直电场驱动设置在上基板与下基板之间的扭转向列(TN)液晶层。垂直电场型LCD具有较高的孔径比的优点，同时也具有约90度的较窄视角的缺点。
[0005]对于水平电场型IXD，公共电极和像素电极平行形成在同一基板上。设置于上基板与下基板之间的液晶层由与基板表面平行的电场以面内切换(或称“IPS”)模式驱动。水平电场型LCD与垂直电场型LCD相比，具有超过160度的较广的视角和较快的响应速度的优点。然而，水平电场型LCD会具有诸如低的孔径比和背光透射率的缺点。
[0006]在IPS模式IXD中，例如，为了形成面内电场，公共电极与像素电极之间的间隙可以大于上基板与下基板之间的间隙(或“单元间隙”)，并且为了获得足够的电场强度，公共电极和像素电极可以具有特定宽度的条状图案。在IPS模式LCD的像素电极与公共电极之间形成与基板平行的电场。然而，只要超出像素电极和公共电极就没有电场。换言之，只要超出像素电极和公共电极设置的液晶分子就不被驱动而保持初始状态(初始排列方向)。由于在初始状态下的液晶分子不能适当地控制透光率，因此会降低孔径比和亮度。
[0007]为了解决IPS模式IXD的这些缺点，已经提出了一种由边缘电场驱动的边缘场切换(或称“FFS”)型IXD。FFS型IXD包括中间有绝缘层的公共电极和像素电极，并且像素电极和公共电极之间的间隙被设置得比上基板与下基板之间的间隙窄。如此一来，在公共电极与像素电极之间以及超出这些电极的空间内形成具有抛物线形状的边缘电场。因此，设置在上基板与下基板之间的大部分液晶分子可被该边缘场驱动。由此，能够加强孔径比和正面发光。
[0008]对于边缘场型液晶显示器，公共电极和像素电极彼此靠近或者以交叠方式设置，由此在所述公共电极与像素电极之间形成存储器。因此，边缘场型液晶显示器具有在像素区域内无需用于形成存储器的额外空间的优点。然而，当以边缘场型方式制造大面积显示器时，像素区域将变大，并且存储器也随之变大。在此情况下，薄膜晶体管应该也具有更大的大小，以在短时间周期内对增大的存储器进行驱动/充电。
[0009]为了解决此问题，应用了具有金属氧化物半导体材料的薄膜晶体管，因为这种薄膜晶体管在不增大薄膜晶体管的大小的情况下具有高电流控制特性。图1是例示出根据相关技术的包括在边缘场型液晶显示器中的具有氧化物半导体层的薄膜晶体管基板的平面图。图2是例示出通过沿着线Ι-r切割而获得的图1的根据相关技术的薄膜晶体管基板的结构的截面图。
[0010]在图1和图2中示出的具有金属氧化物半导体层的薄膜晶体管基板包括:在下基板SUB上的彼此交叉、中间有栅绝缘层GI的选通线GL和数据线DL，和在每个交叉部分处的薄膜晶体管T。像素区域由选通线GL和数据线DL的交叉结构限定。
[0011]薄膜晶体管T包括:从选通线GL分支出(或者突出的)栅极G;从数据线DL分支出的源极s ;与源极S面对且连接到像素电极PXL的漏极D ；以及在栅绝缘层GI上与栅极G交叠以形成源极S与漏极D之间的沟道的半导体层A。
[0012]由氧化物半导体材料制成的半导体层A由于氧化物半导体层的高的电子迁移率而具有用于具有大充电容量的大面积薄膜晶体管基板的优点。然而，具有氧化物半导体材料的薄膜晶体管应具有蚀刻阻挡件ES，以保护半导体层的上表面免受蚀刻材料影响，从而确保薄膜晶体管的稳定性和特性。更具体来说，蚀刻阻挡件ES适用于保护半导体层A免受用于在其间形成源极S和漏极D的蚀刻剂的影响。
[0013]在选通线GL的一端，形成有用于接收选通信号的选通焊盘GP。该选通焊盘GP经由贯穿栅绝缘层GI的第一选通焊盘接触孔GH1连接至选通焊盘中间端子IGT。选通焊盘中间端子IGT经由贯穿第一钝化层PA1和第二钝化层PA2的第二选通焊盘接触孔GH2来连接至选通焊盘端子GPT。此外，在数据线DL的一端，形成有用于接收像素信号的数据焊盘DP。该数据焊盘DP经由贯穿第一钝化层PA1和第二钝化层PA2的数据焊盘接触孔DPH来连接至数据焊盘端子DPT。
[0014]在像素区域内，形成之间有第二钝化层PA2的像素电极PXL和公共电极C0M，以形成边缘电场。公共电极COM连接至与选通线GL平行设置的公共线CL。公共电极COM经由公共线CL被施加基准电压(或“公共电压”)。
[0015]公共电极COM和像素电极PXL根据设计目的和环境可具有各种形状并位于各种位置。公共电极COM被施加具有恒定值的基准电压，而像素电极PXL被施加根据视频数据实时变化的数据电压。因此，在数据线DL与像素电极PXL之间会形成寄生电容。由于该寄生电容，显示器的视频质量会下降。因此，优选的是先形成公共电极C0M，随后在最上层上形成像素电极PXL。
[0016]换言之，在覆盖数据线DL和薄膜晶体管T的第一钝化层PA1上，通过厚厚地淀积具有低的介电常数的有机材料来形成整平层PAC。随后形成公共电极COM。再随后，在淀积第二钝化层PA2以覆盖公共电极COM之后，在第二钝化层PA2上形成与公共电极COM交叠的像素电极PXL。在此结构中，像素电极PXL由于第一钝化层PA1、整平层PAC和第二钝化层PA2而远离数据线DL，使得能够减小数据线DL与像素电极PXL之间的寄生电容。
[0017]公共电极COM形成为与像素区域相对应的矩形。像素电极PXL形成为具有多个部分。具体来说，像素电极PXL垂直地与公共电极COM交叠，中间有第二钝化层PA2。在像素电极PXL与公共电极COM之间，形成边缘电场。利用此边缘电场，按照薄膜晶体管基板与滤色器基板之间的平面方向排列的液晶分子会根据液晶分子的介电各向异性旋转。根据液晶分子的旋转度，可以改变像素区域的透光率，以呈现理想的灰度级。
[0018]下文中，将对根据相关技术的具有氧化物半导体的FFS型薄膜晶体管基板的制造方法进行说明。图3A至31是沿着图1中的切割线Ι-Γ获得的截面图，用于例示出根据相关技术的边缘场型薄膜晶体管的制造处理。
[0019]如图3A所示，在透明下基板SUB上淀积栅极金属。通过利用第一掩模工艺对栅极金属构图，形成栅极元件。该栅极元件包括:选通线GL、从选通线GL分支出的栅极G、以及在选通线GL的一端形成的选通焊盘GP。
[0020]如图3B所示，在基板SUB的具有栅极元件的整个表面上，淀积栅绝缘层GI。随后，顺序淀积氧化物半导体材料。利用第二掩模工艺对该氧化物半导体材料构图，形成半导体层A。
[0021 ] 如图3C所不，在具有半导体层A的基板SUB的整个表面上，淀积诸如氣化娃(SiNx)或者氧化硅(S1x)的绝缘材料。通过利用第三掩模工艺对所述绝缘材料进行构图，形成蚀刻阻挡件ES。优选的是，蚀刻阻挡件ES位于半导体层A的中部上与栅极G交叠。
[0022]如图3D所示，利用第四掩模工艺，对淀积在基板SUB的最上层的具有蚀刻阻挡件ES的栅绝缘层构图，以形成使选通焊盘GP的全部或者一些部分露出的第一选通焊盘接触孔 GH1。
[0023]在具有半导体A和蚀刻阻挡件ES的基板SUB上，淀积源-漏金属。通过利用第五掩模工艺对源-漏金属构图，形成源-漏元件。该源-漏元件包括:与选通线GL交叉的数据线DL，通过第一选通焊盘接触孔GH1连接至选通焊盘GP的选通焊盘中间端子IGT，形成在数据线DL的一端的数据焊盘DP，从该数据线分支出并且连接至半导体层A的一侧的源极S，以及面对源极S间隔了预定距离并且连接至半导体层A的另一侧的漏极D。具体来说，源极S和漏极D在物理上彼此不连接，但它们经由半导体层A链接。
[0024]在不包括蚀刻阻挡件ES的情况下，在对源极S和漏极D进行构图的过程中，蚀刻剂会蚀刻位于源极S与漏极D之间的半导体层A的中间部分，即所谓的“回蚀(BackEtch)”。当半导体层A由非晶体半导体制成时，回蚀不会引起元件特性方面的大问题。然而，当半导体层A由氧化物半导体材料制成时，回蚀会引起元件特性和/或稳定性方面的大问题。因此，当薄膜晶体管的沟道层包括氧化物半导体材料时，如图3E中所示，优选地形成蚀刻阻挡件ES来保护该沟道层。
[0025]如图3F所示，在具有薄膜晶体管T的基板SUB的整个表面上，淀积第一钝化层PA1。随后，利用具有低的介电常数的有机材料，淀积整平层PAC。通过利用第六掩模工艺对整平层PAC构图，形成第一漏极接触孔DH1。第一漏极接触孔DH1在此阶段不露出漏极D。稍后形成的第二钝化层PA2具有露出漏极D的第二漏极接触孔DH2。由于整平层PAC与其它层相比相对较厚，为了易于形成第二漏极接触孔DH2，并且为了保证漏极D的被露出部分的足够接触面积，预先形成第一漏极接触孔DH1。此外，在选通焊盘GP和数据焊盘DP上，去除整平层PAC的一些部分，露出第一钝化层PAl的一些部分。
[0026]如图3G所示，在具有整平层PAC的基板SUB的整个表面上，淀积诸如氧化铟锡(或者“ΙΤ0”)的透明导电材料。通过利用第七掩模工艺对透明导电层构图，形成公共电极COM。该公共电极COM可以具有与像素区域的形状和面积对应的矩形形状。
[0027]如图3H所示，在具有公共电极COM的基板SUB的整个表面上，淀积第二钝化层PA2。通过利用第八掩模工艺对第一钝化层PAl和第二钝化层PA2进行构图，形成露出选通焊盘中间端子IGT的第二选通焊盘接触孔GH2，露出数据焊盘DP的一部分的数据焊盘接触孔DPH，以及露出漏极D的第二漏极接触孔DH2。
[0028]如图31所示，在第二钝化层PA2上，淀积诸如ITO的另一透明导电材料。通过利用第九掩模工艺对该透明导电材料进行构图，形成像素电极PXL、选通焊盘端子GPT以及数据焊盘端子DPT。该像素电极PXL在第二钝化层PA2上与公共电极COM相交叠。具体来说，像素电极PXL具有彼此间隔预定距离平行设置的多个片段。选通焊盘端子GPT连接至通过第二选通焊盘接触孔GH2露出的选通焊盘中间端子IGT。数据焊盘端子连接至通过数据焊盘接触孔DPH露出的数据焊盘DP。
[0029]在此之后，尽管图中未示出，但需要将具有像素电极PXL和公共电极COM的薄膜晶体管基板送至腔室，以形成配向层。随后，通过淀积液晶层并结合滤色器基板，形成液晶显示面板。
[0030]如此，根据相关技术，为了制造用于平板显示器的具有氧化物半导体材料的FFS型薄膜晶体管基板，需要至少9个掩模工艺。随着掩模工艺的增加，制造处理随之复杂，增加了发生问题的可能性并且制造成本增加。因此，减少或者简化具有液晶显示器中的大部分元件的薄膜晶体管基板的制造处理是非常重要的。
【发明内容】
[0031]为了克服上述缺点，本公开的目的是提供一种利用更少次掩模工艺来制造具有氧化物半导体的薄膜晶体管基板的方法以及由此获得的具有氧化物半导体的薄膜晶体管基板。本公开的另一目的是提供一种薄膜晶体管基板，在所述薄膜晶体管基板中，通过利用蚀刻阻挡件作为掩模来限定有源层中的沟道面积，使得沟道长度最小化，从而获得超高密度和/或超高孔径比。
[0032]为了实现上述目的，本公开的一个实施方式提出了一种具有氧化物半导体层的薄膜晶体管基板，该薄膜晶体管基板包括:包括多个像素区域的基板；形成在所述基板上的选通元件；覆盖所述选通元件的栅绝缘层；在所述栅绝缘层上的沟道层，从所述沟道层的第一侧扩展的源区，从所述沟道层的第二侧扩展的漏区，以及从所述漏区扩展至所述像素区域的像素电极；在所述沟道层上形成并且具有与所述沟道层相同大小的蚀刻阻挡件；在所述蚀刻阻挡件上形成的数据元件；覆盖所述蚀刻阻挡件和所述数据元件的钝化层；以及在所述钝化层上并且在所述像素区域内形成的公共电极。
[0033]在一些实施方式中，所述选通元件包括:沿着所述基板的水平方向延伸的选通线；从所述选通线分支至所述像素区域的栅极；以及在所述选通线的一端设置的选通焊盘，其中所述数据元件包括:在所述蚀刻阻挡件上沿着所述基板的垂直方向延伸的数据线；和在所述数据线的一端设置的数据焊盘，以及其中所述薄膜晶体管基板进一步包括源极，其将所述源区连接至所述数据线。
[0034]在一些实施方式中，所述数据元件进一步包括形成在所述蚀刻阻挡件上并且具有与所述沟道层相同形状的公共连接线，以及其中，所述公共连接线连接至所述公共电极。
[0035]在一些实施方式中，所述公共连接线被形成为与所述蚀刻阻挡件上的所述选通线交叉并且将在垂直方向上排列的多个公共电极连接。
[0036]此外，本公开的一个实施方式提出了一种用于制造薄膜晶体管基板的方法，所述方法包括:第一掩模工艺，利用栅极金属材料在基板上形成选通元件；第二掩模工艺，通过在所述选通元件上顺序淀积栅绝缘层、氧化物半导体材料、蚀刻阻挡件材料以及数据金属材料并构图，来形成源区、漏区、沟道层、像素电极以及数据元件；第三掩模工艺，通过在具有数据元件的基板上淀积钝化层并构图，来露出源区和数据元件的一些部分；以及第四掩模工艺，通过在所述钝化层上淀积透明导电材料并进行构图，来形成将源区连接至所述数据元件的源极和与所述像素电极交叠的公共电极，所述公共电极与所述像素电极之间具有所述钝化层。
[0037]在一些实施方式中，第二掩模工艺进一步包括以下步骤:通过利用半色调掩模对所述氧化物半导体材料、所述蚀刻阻挡件材料以及所述数据金属材料构图，以形成与所述栅极的中间部分交叠的蚀刻阻挡件、与所述选通线交叉的数据线、以及从所述数据线下方通过所述蚀刻阻挡件的下方扩展至所述像素区域的半导体层，以及通过利用所述数据元件和所述蚀刻阻挡件作为掩模的等离子体处理，来限定所述源区、所述漏区、所述像素电极以及所述沟道层。
[0038]在一些实施方式中，第二掩模工艺进一步包括以下步骤:在与沟道层交叠的所述蚀刻阻挡件上形成与选通线交叉并且具有与蚀刻阻挡件相同的大小的公共连接线，其中，第三掩模工艺进一步包括以下步骤:形成贯穿所述钝化层的用于露出所述公共连接线的一些部分的公共接触孔；以及其中，在第四掩模工艺中，将公共电极通过所述公共接触孔连接至所述公共连接线。
[0039]根据本公开，能够利用比相关技术少很多的4次掩模工艺来制造具有氧化物半导体材料的薄膜晶体管基板。因此，可简化生产处理并且能够节约制造成本。根据本公开的具有氧化物半导体材料的薄膜晶体管基板具有由蚀刻阻挡件限定的半导体层的沟道层。因此，能够在不考虑掩模对准裕度的情况下限定沟道长度。由此，能够以最小化的大小制造薄膜晶体管。此外，能够加强薄膜晶体管的集成度。能够提供具有增大的像素区域的超高孔径的平板显示器基板。
【专利附图】
【附图说明】
[0040]包括在本文中用于提供对本发明的进一步理解的，且并入本说明书且构成说明书的一部分的附图例示出本发明的实施方式，并且与文字描述一起用于说明本发明的原理。
[0041]图1是例示出根据相关技术的包括在边缘场型液晶显示器中的具有氧化物半导体层的薄膜晶体管基板的平面图。
[0042]图2是沿着线Ι-Γ获得的例示出根据相关技术的图1的薄膜晶体管基板的结构的截面图。
[0043]图3A至31是沿着图1中的切割线Ι_Γ获得的截面图，用于例示出根据相关技术的边缘场型薄膜晶体管的制造处理。
[0044]图4是例示出根据本公开的包括在边缘场型液晶显示器中的具有氧化物半导体层的薄膜晶体管基板的平面图。
[0045]图5A至是沿着图4中的切割线ΙΙ-ΙΓ获得的截面图，用于例示出根据本公开的边缘场型薄膜晶体管的制造处理。
【具体实施方式】
[0046]参照附图，对本公开的优选实施方式进行描述。通篇说明书采用相同的参考标号指示相同元件。然而，本公开并不限于这些实施方式，在不改变技术要义的情况下，本公开能够应用于各种改变例和修改例。在下面的实施方式中，为了易于进行解释说明而选取的元件名称可能会与实际名称有所不同。
[0047]参照图4和图5A至图5D，我们将对本公开的优选实施方式进行说明。图4是例示出根据本公开的包括在边缘场型液晶显示器中的具有氧化物半导体层的薄膜晶体管基板的平面图。图5A至图是沿着图4中的切割线ΙΙ-ΙΓ获得的截面图，用于例示出根据本公开的边缘场型薄膜晶体管的制造处理。
[0048]参照图4和图根据本公开的具有氧化物半导体层的薄膜晶体管基板包括:在下基板SUB上的彼此交叉、中间夹有栅绝缘层GI的选通线GL和数据线DL，和形成在由选通线GL和数据线DL的交叉结构限定的每个像素区域的薄膜晶体管T。
[0049]该薄膜晶体管T包括:从选通线GL分支出的栅极G、连接至数据线DL的源极S、与源极S面对的漏区DA、以及在栅绝缘层GI上与栅极G交叠并且形成源极S与漏区DA之间的电子沟道的沟道层A。根据本公开，通过利用蚀刻阻挡件ES作为掩模对氧化物半导体层实施诸如等离子体处理工艺这样的导电体化(或者“金属化”)处理，限定在源区SA与漏区DA之间的沟道层A。
[0050]术语“导电体化”(或者“金属化”)、“被导电体化”(或者“被金属化”)和/或“使导电体化”(或者“使金属化”)表示将半导体材料或者非导电体材料改变成导电体材料。在本公开中，半导体层包括具有金属材料但处于半导体状态的金属氧化物半导体材料。通过对一些选定部分进行导电化处理，此金属氧化物半导体材料的经处理部分会变为具有处于导电状态的金属材料的材料。
[0051]在选通线GL的一端，形成了用于接收选通信号的选通焊盘GP。选通焊盘GP通过贯穿栅绝缘层GI和钝化层PAS的栅极接触孔GPH连接至选通焊盘端子GPT。此外，在数据线DL的一端，形成了用于接收像素信号(或者“视频信号”)的数据焊盘DP。数据焊盘DP通过贯穿钝化层PAS的数据焊盘接触孔DPH连接至数据焊盘端子DPT。
[0052]在像素区域内，随着漏区DA扩展和/或延伸，形成了像素电极PXL。详细地说，在半导体层被构图时，在像素区域内形成像素电极PXL。在实施用于限定漏区DA的导电体化处理时,通过导电体化处理完成像素电极PXL。
[0053]此外，在像素区域内，在钝化层PAS上形成有公共电极COM。该公共电极COM可以被形成为覆盖基板的除了用于薄膜晶体管T的一些部分外的大部分面积。根据本公开，在形成公共电极COM时，形成源极S以将数据线DL连接至源区SA。由于源极S与公共电极COM在物理和/或电气上断开，因而优选的是公共电极COM覆盖基板的除了用于薄膜晶体管T的区域之外的大部分区域。在像素电极PXL的区域处，公共电极COM可被构图成具有用于形成像素电极PXL与公共电极COM之间的边缘电场的多个狭缝。公共电极COM被施加基准电压(或公共电压)，以经由公共线CL驱动液晶分子。
[0054]公共电极COM和像素电极PXL根据设计目的和环境可具有各种形状并位于各种位置。公共电极COM被施加具有恒定值的基准电压，而像素电极PXL被施加根据视频数据实时变化的数据电压。因此，在数据线DL与像素电极PXL之间，会形成寄生电容。为了减少该寄生电容，尽量最小化公共电极COM与数据线DL之间的交叠区域。对于另一方法，钝化层PAS由具有相当低的介电常数的有机材料，诸如与整平层相同的材料制成。对于又一方法，在钝化层PAS上形成额外的整平层。
[0055]对于再一方法，将公共电极COM以孤立形状形成在每个单元像素区域内，利用与数据线DL相同的材料在蚀刻阻挡件上形成公共连接线CC，以连接以垂直方向排列的公共电极COM。在此情况下，在按照矩阵方式排列的像素区域之中的每个像素列处形成的公共电极COM经由在蚀刻阻挡件ES上与选通线GL交叉而形成的公共连接线CC彼此电连接。随后，能够在最上侧和/或最下侧连接全部公共电极COM。
[0056]根据本公开，像素电极PXL具有与像素区域的形状相对应的矩形形状。公共电极COM被形成为多个部分。在像素电极PXL与公共电极COM之间形成边缘电场。利用此边缘电场，在薄膜晶体管基板与滤色器基板之间的平面方向排列的液晶分子可根据液晶分子的介电各向异性发生旋转。根据液晶分子的旋转角度，可以改变像素区域的透光率，以呈现理想的灰度级。
[0057]下文中，参照图5A至图5D，我们将详细说明根据本公开的用于制造具有氧化物半导体的FFS型薄膜晶体管基板的方法，以及本公开的特征。
[0058]如图5A所示，在透明玻璃或者塑料基板SUB上淀积栅极金属材料。通过利用第一掩模工艺对该栅极金属材料构图，形成选通元件。该选通元件包括:在基板SUB上沿水平方向延伸的选通线GL ;从选通线GL分支至像素区域的栅极G ;以及在选通线GL的一端形成的选通焊盘GP。
[0059]如图5B所示，在具有选通元件的基板SUB上，顺序淀积栅绝缘层G1、氧化物半导体材料、绝缘材料以及源金属材料。通过利用第二掩模工艺，对该源金属材料、绝缘材料以及氧化物半导体材料同步地构图，形成蚀刻阻挡件ES、半导体层以及数据元件。具体来说，将蚀刻阻挡件ES和数据元件构图成相同形状，将半导体层构图为不同形状。为了这样做，优选的是针对第二掩模工艺使用半色调掩模。
[0060]该数据元件包括:与选通线GL交叉的数据线DL(中间有栅绝缘层GL和蚀刻阻挡件ES)，和形成在数据线DL的一端的数据焊盘DP。优选的是，蚀刻阻挡件ES与栅极G交叠，并且蚀刻阻挡件ES具有与沟道层A相同的大小。由于将源金属材料和绝缘层形成为具有相同的形状，所以数据元件和蚀刻阻挡件ES具有叠置结构。例如，在蚀刻阻挡件ES上，形成具有和数据线DL相同材料的公共连接线CC。当在每个像素区域内将公共电极COM形成为孤立形状时，公共连接线CC可以将在垂直(或者“列”)方向上排列的公共电极COM电连接。在一些情况下，公共连接线CC可由钝化层PAS覆盖。在此情况下，公共连接线CC不用做线，而是用作虚设图案。在数据线DL和数据焊盘DP下方，蚀刻阻挡件材料ESM和半导体材料SEM可仍保持叠置。
[0061]在此期间，以从数据线DL的下方向经过蚀刻阻挡件ES的下方的像素区域扩展的方式形成氧化物半导体材料。利用蚀刻阻挡件ES和数据元件作为掩模，对氧化物半导体材料的露出表面实施等离子体处理，使得露出的氧化物半导体材料被导电体化。由此，将在数据线DL与蚀刻阻挡件ES之间的露出的氧化物半导体材料限定为薄膜晶体管T的源区SA。在此期间，将从蚀刻阻挡件ES面对所述源区SA的露出的氧化物半导体材料限定为漏区DA和像素电极PXL。在此结构中，漏区DA和像素电极PXL并未实际/精确区分。换言之，通过对从漏区DA扩展和/或延伸至像素区域的氧化物半导体材料的导电体化来形成像素电极PXL。
[0062]在蚀刻阻挡件ES下方的氧化物半导体材料保持不被导电体化，从而将此区域限定为沟道层。在本公开中，当利用蚀刻阻挡件ES作为掩模对氧化物半导体材料电导体化时，可通过蚀刻阻挡件ES的大小来精确限定沟道层A。因此，因为沟道层A没有由任何其他附加掩模来限定，所以能够非常精确地限定沟道层A的大小，具体来说，沟道层A的长度。例如，在相关技术的情况下，在形成沟道层A之后，接着在沟道层A上形成蚀刻阻挡件A，因此需要考虑所有掩模工艺的裕度。这样，很难控制将沟道层A的宽/长比控制在小于4/10。相反，根据本公开，由于通过蚀刻阻挡件ES来限定沟道层A的长度，因此能够将沟道层A的宽/长比控制在小于4/5。
[0063]在基板SUB上，完成薄膜晶体管，其中，该薄膜晶体管包括:从选通线GL分支出的栅极G、在栅绝缘层GI上与栅极G交叠的沟道层A、连接至沟道层A的一侧的源区SA、以及连接至沟道层A的另一侧的漏区DA。然而还没有完成的是，如图5B所示，薄膜晶体管的源区SA不连接至数据线DL。
[0064]如图5C中所示，在具有薄膜晶体管T的基板SUB的整个表面上，淀积钝化层PAS。通过利用第三掩模工艺对钝化层PAS和/或栅绝缘层GI构图，形成接触孔。该接触孔包括贯穿钝化层PAS和栅绝缘层GI而将选通焊盘GP露出的选通焊盘接触孔GPH ;贯穿钝化层PAS而将数据焊盘DP露出的数据焊盘接触孔DPH ;贯穿钝化层PAS而将模块数据线DL的一些部分和源区SA的一些部分露出的源极接触孔SH ;以及贯穿钝化层PAS以将公共连接线CC的一些部分露出的公共电极接触孔CHC。
[0065]在具有所述接触孔的基板SUB的整个表面上，淀积透明导电材料。该透明导电材料包括氧化铟锡(或者“ΙΤ0”)或者氧化铟锌(或者“ΙΖ0”)。通过利用第四掩模工艺对所述透明导电材料进行构图，形成源极S、选通焊盘端子GPT、数据焊盘端子DPT以及公共电极COM。
[0066]该源极S经由源极接触孔SH将数据线DL和源区SA连接。薄膜晶体管T连接至选通线GL和数据线DL。选通焊盘端子GPT连接至通过选通焊盘接触孔GPH而露出的选通焊盘。数据焊盘端子连接至通过数据焊盘接触孔DPH而露出的数据焊盘DP。
[0067]如图所示，公共电极COM可以形成在像素区域内，并且可以具有彼此间隔预定距离平行设置的多个部分。当公共电极COM形成在每个像素区域内时，通过连接至通过公共电极接触孔CHC而露出的公共连接线CC，以垂直阵列设置的多个公共电极可以彼此连接。另选的是，与连接至公共连接线CC无关，所有公共电极COM可以通过形成成覆盖每个像素区域和包括数据线DL和选通线GL在内的扩展区而彼此连接成一个整体。
[0068]根据本公开，数据元件和蚀刻阻挡件ES同时形成(即在同一掩模工艺中形成)。随后，利用蚀刻阻挡件ES作为掩模来限定沟道层A。由此，掩模工艺的数量可为4个处理。简化了制造处理，缩短了单品生产时间，并且降低了制造成本。
[0069]此外，利用蚀刻阻挡件ES的大小，能够使沟道层的宽/长比最小化。这样，能够使薄膜晶体管大小最小化。换言之，能够减少薄膜晶体管的到液晶区域的面积比例，从而能够设计并制造超高孔径比的显示器。另外，能够设计并制造能够在相同显示区域内设置更多晶体管的具有超高密度的显示器。
[0070]根据本公开，数据线DL、蚀刻阻挡件ES以及半导体层同时形成(即在一个掩模工艺中形成)。具体来说，数据线DL和蚀刻阻挡件ES具有相同的形状(或者“轮廓”)。因此，在数据线DL下方保留有蚀刻阻挡件材料ESM作为冗余，在蚀刻阻挡件ES上方保留有数据金属材料作为冗余。
[0071]数据金属材料的冗余用处很多。如本公开中示例所示，它能够用作用于接收和发送公共电压的公共连接线Ce。对于另一个示例，它可以不连接至公共电极C0M，而是连接至栅极G和选通线GL，以构建双栅结构薄膜晶体管。还有一个示例，它可作为孤立的冗余，以用作光屏蔽层。还有另一个示例，该冗余可能引起任何意外问题。可通过在形成公共电极中使用的蚀刻处理去除冗余。
[0072]虽然已经参照附图详细描述了本发明的实施方式，但本领域的技术人员应该理解，在不改变本发明的技术要义或者实质特征的情况下，本发明能够以其他具体形式实施。因此，应该注意前述实施方式仅是各方面的示例，而不能释义为对本发明的限定。本发明的范围由随附权利要求限定，而非本发明的详细描述。在权利要求的意义和范围内的全部改变、修改或其等同物都应被解释为落入本发明的范围内。
[0073]对在先申请的交叉参考
[0074]本申请要求2013年6月26日提交的韩国专利申请N0.10-2013-0073965的优先权，通过引用将其整体合并于此。
【权利要求】
1.一种薄膜晶体管基板，该薄膜晶体管基板包括: 包括多个像素区域的基板； 形成在所述基板上的选通元件； 覆盖所述选通元件的栅绝缘层； 在所述栅绝缘层上的沟道层，从该沟道层的第一侧扩展的源区，从所述沟道层的第二侧扩展的漏区，以及从该漏区扩展至所述像素区域的像素电极； 在所述沟道层上形成并具有与所述沟道层相同的大小的蚀刻阻挡件； 在所述蚀刻阻挡件上形成的数据元件； 覆盖所述蚀刻阻挡件和所述数据元件的钝化层；以及 在所述钝化层上并且在所述像素区域内形成的公共电极。
2.根据权利要求1所述的薄膜晶体管基板，其中，所述选通元件包括: 沿着所述基板的水平方向延伸的选通线； 从所述选通线分支至所述像素区域的栅极；以及 在所述选通线的一端设置的选通焊盘， 其中，所述数据元件包括: 在所述蚀刻阻挡件上沿着所述基板的垂直方向延伸的数据线；以及 在所述数据线的一端设置的数据焊盘，以及 其中，所述薄膜晶体管基板进一步包括: 源极，其将所述源区连接至所述数据线。
3.根据权利要求2所述的薄膜晶体管基板，其中，所述数据元件进一步包括:在蚀刻阻挡件上形成并具有与所述沟道层相同的形状的公共连接线，以及 其中，所述公共连接线连接至所述公共电极。
4.根据权利要求2所述的薄膜晶体管基板，其中，所述公共连接线被形成为在所述蚀刻阻挡件上与所述选通线交叉且将在垂直方向排列的多个公共电极连接。
5.一种制造薄膜晶体管基板的方法，该方法包括以下步骤: 第一掩模工艺，该第一掩模工艺利用栅金属材料在基板上形成选通元件； 第二掩模工艺，该第二掩模工艺通过在所述选通元件上顺序淀积栅绝缘层、氧化物半导体材料、蚀刻阻挡件材料以及数据金属材料并进行构图，来形成源区、漏区、沟道层、像素电极以及数据元件， 第三掩模工艺，该第三掩模工艺通过在具有所述数据元件的所述基板上淀积钝化层并进行构图，来露出所述源区和所述数据元件的一些部分，以及 以及第四掩模工艺，所述第四掩模工艺通过在所述钝化层上淀积透明导电材料并进行构图，来形成将所述源区连接至所述数据元件的源极和与所述像素电极交叠的公共电极，所述公共电极与所述像素电极之间具有所述钝化层。
6.根据权利要求5所述的方法，其中，所述第二掩模工艺进一步包括以下步骤: 通过利用半色调掩模对所述氧化物半导体材料、所述蚀刻阻挡件材料以及所述数据金属材料进行构图，来形成与所述栅极的中间部分交叠的蚀刻阻挡件、与所述选通线交叉的数据线、以及从所述数据线下方通过所述蚀刻阻挡件的下方扩展至所述像素区域的半导体层，以及 通过利用所述数据元件和所述蚀刻阻挡件作为掩模进行等离子体处理，来限定所述源区、所述漏区、所述像素电极以及所述沟道层。
7.根据权利要求5所述的方法，其中，所述第二掩模工艺进一步包括以下步骤:在与所述沟道层交叠的所述蚀刻阻挡件上形成与所述选通线交叉并具有与所述蚀刻阻挡件相同的大小的公共连接线； 其中，所述第三掩模工艺进一步包括以下步骤:形成贯穿所述钝化层的用于露出所述公共连接线的一些部分的公共接触孔；以及 其中，在所述第四掩模工艺中，将所述公共电极通过所述公共接触孔连接至所述公共连接线。
【文档编号】H01L29/786GK104253132SQ201410294332
【公开日】2014年12月31日 申请日期:2014年6月26日 优先权日:2013年6月26日
【发明者】张勋, 李瑟 申请人:乐金显示有限公司