技术领域本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法。
背景技术：
晶体管是半导体制造中的最基本元件，其广泛适用于各种集成电路中。晶体管一般包括：位于半导体衬底表面的栅极结构、位于栅极结构两侧的半导体衬底内的源极和漏极。其中源极和漏极是通过高掺杂形成的，根据器件类型不同，可分为N型掺杂(NMOS)和P型掺杂(PMOS)。为了提高降低晶体管的寄生电容，提高晶体管的工作效率，可以在绝缘底上硅衬底(SOI)上形成晶体管，所述绝缘底上硅包括：底层硅层、位于底层硅层表面的氧化硅层以及位于氧化硅层表面的顶层硅层。在绝缘底上硅衬底(SOI)上形成的晶体管通过氧化硅层与底层硅层之间隔离，从而可以降低晶体管的寄生电流。所述晶体管的沟道区域、源漏极均位于顶层硅层内，所述顶层硅层的厚度较小，容易形成沟道区域的全耗尽，从而可以有效抑制短沟道效应和漏致势垒降低效应。但是由于所述顶层硅层的厚度较小，无法形成良好的源漏金属接触，从而会导致晶体管的源漏极之间的源漏串联电阻较大，从而导致晶体管的驱动电流下降，影响晶体管的性能。现有技术中，通常形成抬高的源漏极10来降低源漏串联电阻Rext(请参考图1)。通常在栅极结构两侧的顶层硅层表面形成外延硅层，使得最终形成的源漏极10的厚度增加，由于源漏串联电阻Rext和源漏极10的体积成反比，所以，源漏极10的厚度越大，源漏串联电阻Rext越小。并且，源漏极10厚度增加大之后，可以在源漏极10表面形成有效的金属接触，从而进一步降低源漏串联电阻Rext。但是，现有技术形成具有抬高的源漏极结构的晶体管的成本较高。
技术实现要素：
本发明解决的问题是提供一种晶体管及其形成方法，降低形成的晶体管成本。为解决上述问题，本发明提供一种晶体管的形成方法，包括：提供衬底，所述衬底包括：第一半导体层、位于第一半导体层上的绝缘层和位于绝缘层表面的第二半导体层；在所述第二半导体层上形成栅极结构，所述栅极结构包括覆盖部分第二半导体层的栅介质层和位于所述栅介质层表面的栅极；在所述栅极结构侧壁表面形成侧墙；在所述第二半导体层表面形成非晶硅层，所述非晶硅层覆盖侧墙且所述非晶硅层的表面与栅极结构的顶部表面齐平；对所述栅极结构两侧的非晶硅层进行金属横向诱导晶化处理，使所述非晶硅层转变为多晶硅层；回刻蚀所述多晶硅层，使所述多晶硅层的表面低于栅极结构的顶部表面；在所述栅极结构两侧多晶硅层内形成源漏极。可选的，进行金属横向诱导晶化处理的方法包括：在所述栅极结构、侧墙和非晶硅层表面形成具有开口的掩膜层，所述开口暴露出栅极结构两侧的非晶硅层的部分表面；在所述掩膜层和开口内壁表面形成诱导金属层；进行第一退火处理，使得非晶硅层在诱导金属层的诱导下晶化，转变为多晶硅层；去除所述诱导金属层和掩膜层。可选的，所述诱导金属层的材料为Al、Cu、Au、Ag、Ni或Pb。可选的，所述诱导金属层的厚度为1nm～20nm。可选的，采用溅射工艺、电子束蒸发形成所述诱导金属层。可选的，所述第一退火处理在N2、Ar、He或Ne氛围下进行，温度为350℃～600℃，时间为5h～20h。可选的，所述多晶硅层内的晶粒的宽度为0.8μm～1μm，晶粒的长度为1μm～15μm。可选的，还包括：在去除所述诱导金属层和掩膜层之后，进行第二退火处理，使所述多晶硅层内的晶粒尺寸增大。可选的，所述第二退火处理在N2、Ar、He或Ne氛围下进行，温度为650℃～1000℃，时间为10min～60min。可选的，所述掩膜层的材料为氮化硅或氧化硅。可选的，在形成所述侧墙之前，在所述栅极结构两侧的第二半导体层内进行轻掺杂离子注入。可选的，所述栅极结构还包括位于栅极顶部表面的保护层。可选的，形成所述栅极结构的方法包括：在所述衬底表面依次形成栅介质材料层、位于栅介质材料层表面的栅极材料层以及位于栅极材料层表面的保护材料层；刻蚀所述保护材料层、栅极材料层以及栅介质材料层至衬底表面，形成栅极结构。可选的，所述栅介质层的材料为氧化硅、栅极材料为多晶硅、保护层材料为氧化硅。可选的，采用低压化学气相沉积工艺形成所述非晶硅层，具体包括：采用SiH4作为沉积气体，SiH4的流量为30sccm～200sccm，温度为450℃～600℃，压强为200mTorr～400mTorr。可选的，采用湿法刻蚀工艺去除所述掩膜层和诱导金属层。可选的，采用硫酸和双氧水的混合溶液去除所述诱导金属层，所述硫酸和双氧水的混合溶液的温度为60℃～130℃。可选的，所述栅极结构长度小于100nm，所述栅极结构长度为栅极结构平行于栅极结构两侧的源漏极连线方向的尺寸。可选的，所述衬底为绝缘底上硅衬底。为解决上述问题，本发明的技术方案还提供一种采用上述方法形成的晶体管，包括：衬底，所述衬底包括：第一半导体层、位于第一半导体层上的绝缘层和位于绝缘层表面的第二半导体层；位于所述第二半导体层上的栅极结构，所述栅极结构包括覆盖部分第二半导体层的栅介质层和位于所述栅介质层表面的栅极；位于所述栅极结构侧壁表面的侧墙；位于所述第二半导体层表面的多晶硅层，所述多晶硅层覆盖侧墙且所述非晶硅层的表面，且所述多晶硅层的表面低于栅极结构的顶部表面齐平；位于所述栅极结构两侧的多晶硅层内的源漏极。与现有技术相比，本发明的技术方案具有以下优点：本发明的技术方案，在衬底上形成栅极结构之后，在栅极结构两侧的衬底表面形成与栅极结构顶部表面齐平的非晶硅层，然后对所述栅极结构两侧的非晶硅层进行金属横向诱导晶化处理，使所述非晶硅层转变为多晶硅层；然后刻蚀所述多晶硅层，使所述多晶硅层的表面低于栅极结构的顶部表面，并且在所述多晶硅层内形成晶体管的源漏极。与直接采用外延工艺在第二半导体层表面形成晶体硅相比，形成非晶硅的沉积温度较低、沉积速率较快，能够有效降低工艺成本，提高效率。并且金属横向诱导晶化处理，过程的晶化温度较低，形成的多晶硅层内的缺陷密度低，形成所述多晶硅层的成本较低，且形成的多晶硅层的质量高，有利于提高形成的晶体管的性能。进一步，所述金属横向诱导晶化处理的方法包括：在所述栅极结构、侧墙和非晶硅层表面形成具有开口的掩膜层，所述开口暴露出栅极结构两侧的非晶硅层的部分表面；在所述掩膜层和开口内壁表面形成诱导金属层；进行第一退火处理，使得非晶硅层在诱导金属层的诱导下晶化，转变为多晶硅层；去除所述诱导金属层和掩膜层。在所述第一退火处理过程中，所述诱导金属层与非晶硅层反应形成金属硅化物层，在所述金属硅化物层与非晶硅的界面上，金属硅化物与硅进行替位交换，逐渐形成硅晶粒，随着晶粒的生长，最终金属硅化物层会形成空洞并破碎，紧接着，破碎后形成的金属硅化物的小团块发生扩散在非晶硅的顶层形成一个晶化区间。同时，由于诱导金属层仅覆盖部分非晶硅层，在被所述诱导金属层覆盖区域的边缘上，形成一定数量的金属硅化物的破碎团块，并在退火过程中，横向运动进入相连的非晶硅区域，在所述金属硅化物横向运动的路径上的非晶硅将全部被晶化，形成多晶硅层。进一步，在去除所述诱导金属层和掩膜层之后，还可以进行第二退火处理，使所述多晶硅层内的晶粒继续生长，从而进一步提高所述晶粒的尺寸，从而提高后续形成的源漏极内的载流子迁移率，提高形成的晶体管的性能。附图说明图1是本发明的现有技术的晶体管的结构示意图；图2是对非晶硅进行金属横向诱导晶化处理的示意图；图3至图12是本发明的晶体管的形成过程的结构示意图。具体实施方式如背景技术中所述，现有技术形成具有抬高源漏极结构的晶体管的成本较高，主要是由于采用外延工艺在栅极结构两侧的顶层硅层表面形成外延硅层的成本较高，且时间较长，所以，使得形成的晶体管的成本较高。发明人发现，可以通过对非晶硅进行金属横向诱导晶化处理，使所述非晶硅晶化形成多晶硅。请参考图2，在半导体衬底20上形成绝缘层21，在绝缘层21表面形成非晶硅层22，在所述非晶硅层22表面形成具有开口的掩膜层30，所述开口暴露出部分非晶硅层22的表面；在所述掩膜层30表面形成诱导金属层31，所述诱导金属层31与开口底部的非晶硅层22表面接触，然后进行退火，可以使得所述非晶硅层22位于开口下方区域向两侧发生晶化，形成晶化多晶硅区域22a。所述方法形成多晶硅的成本较低。本发明的实施例中，直接在栅极结构两侧的第二半导体层表面形成非晶硅，然后通过金属横向诱导晶化处理使所述非晶硅层转变为多晶硅层，然后在所述多晶硅层内形成晶体管的源漏极，不需要采用外延工艺，可以降低形成晶体管的工艺成本。为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。请参考图3，提供衬底100，所述衬底100包括：第一半导体层101、位于第一半导体层101上的绝缘层102和位于绝缘层102表面的第二半导体层103。所述第一半导体层101的材料为硅、锗、锗化硅等半导体材料，所述绝缘层102的材料可以是氧化硅、氮氧化硅等绝缘介质材料，所述第二半导体层103的材料为硅、锗、锗化硅等半导体材料。所述绝缘层102作为第一半导体层101和第二半导体层103之间的隔离层，在所述衬底100上形成晶体管，可以降低晶体管的寄生电容，提高晶体管的工作速率。本实施例中，所述衬底100为绝缘底上硅衬底，具体的，所述第一半导体层101的材料为硅、绝缘层102的材料为氧化硅、第二半导体层103的材料为硅。请参考图4，在所述衬底100表面依次形成栅介质材料层201、位于栅介质材料层201表面的栅极材料层202。可以采用化学气相沉积工艺依次形成所述栅介质材料层201和栅极材料层202。所述栅介质材料层201的材料为氧化硅、氮氧化硅，还可以是高K介质材料，例如氧化铪、氧化锆、硅氧化铪、氧化铝或硅氧化锆等。所述栅极材料层202的材料为多晶硅，还可以是金属材料，例如铝、铜或钨等。本实施例中，在形成所述栅极材料层202之后，在所述栅极材料层202表面形成保护材料层203，所述保护材料层203用于在后续工艺中保护所述栅极材料层202。所述保护材料层203的材料为氧化硅或氮化硅。本实施例中，所述栅介质材料层201的材料为氧化硅，所述栅极材料层202的材料为多晶硅。所述保护材料层203的材料为氧化硅，可以采用沉积工艺在所述栅极材料层202表面形成所述保护材料层203，也可以采用氧化工艺，对所述栅极材料层202表面进行氧化，形成所述保护材料层203。在本发明的一个实施例中，所述保护材料层203的厚度为1nm～10nm，能够对所述栅极材料层202表面起到足够的保护作用。请参考图5，刻蚀所述栅极材料层202(请参考图4)以及栅介质材料层201(请参考图4)至衬底100表面，形成栅极结构，所述栅极结构包括覆盖部分第二半导体层的栅介质层201a和位于所述栅介质层表面的栅极202a。具体的，在所述栅极材料层202上形成图形化掩膜层，所述图形化掩膜层可以是光刻胶层，所述图形化掩膜层限定了待形成的栅极结构的尺寸和位置，然后，以所述图形化掩膜层为掩膜刻蚀所述栅极材料层202和栅介质材料层201，形成栅极结构，暴露出栅极结构两侧的第二半导体层103的表面。所述栅极材料层202刻蚀后形成栅极202a，所述栅介质材料层201刻蚀后形成栅介质层201a。本实施例中，所述栅极材料层202表面形成有保护材料层203(请参考图4)，依次刻蚀所述保护材料层203、栅极材料层202和栅介质材料层201，形成栅极结构。所述栅极结构包括栅介质层201a、位于栅介质层201a表面的栅极202a以及位于栅极202a顶部表面的保护层203a。所述保护层203a在后续工艺中保护所述栅极202a的顶部表面。本实施例中，所述栅介质层201a的材料为氧化硅、所述栅极202a的材料为多晶硅、所述保护层203a材料为氧化硅。本实施例中，后续在栅极结构两侧形成的源漏极，所述栅极结构的长度小于100nm，所述栅极结构长度为平行于栅极结构两侧的源漏极连线方向的尺寸。请参考图6，在所述栅极结构两侧的第二半导体层103内进行轻掺杂离子注入。本实施例中，在形成所述栅极结构之后，可以对所述栅极结构两侧的第二半导体层103进行轻掺杂离子注入，在所述栅极结构两侧的第二半导体层103内形成轻掺杂区103a。所述轻掺杂离子注入采用的掺杂离子类型与待形成的晶体管的类型相同，若所述待形成的晶体管为NMOS晶体管，则所述轻掺杂离子注入的掺杂离子为N型掺杂离子，例如P、As或Sb中的一种或几种离子；若所述待形成的晶体管为PMOS晶体管，则所述轻掺杂离子注入的掺杂离子为P型掺杂离子，例如B、Ga或In中的一种或几种离子。形成所述轻掺杂离子注入区103a可以有助于改善晶体管的短沟道效应，提高晶体管的性能。在形成所述轻掺杂离子注入区103a的过程中，所述栅极202a顶部被保护层203a覆盖，避免所述栅极202a受到注入损伤，影响栅极202a的性能。在本发明的其他实施例中，也可以不形成所述轻掺杂区103a。请参考图7，在所述栅极结构侧壁表面形成侧墙。本实施例中，所述侧墙包括覆盖栅极结构侧壁表面的第一侧墙204和位于第一侧墙204表面的第二侧墙205。本实施例中，所述第一侧墙204的材料为氧化硅、所述第二侧墙205的材料为氮化硅。所述第一侧墙204用于修复刻蚀形成栅极202a过程中，对所述栅极202a侧壁表面造成的刻蚀损伤并保护所述栅极结构，所述第二侧墙205用于限定后续形成的源漏极与栅极202a之间的距离。本发明的其他实施例中，所述第二侧墙205的材料还可以是低K介质材料，例如碳氧化硅、多空氧化硅等，可以降低后续形成的抬高的源漏极与栅极202a之间的寄生电容。形成所述侧墙的方法包括：在所述第二半导体层103表面、栅极结构表面依次形成第一侧墙材料层和位于第一侧墙材料层表面的第二侧墙材料层，然后采用无掩膜刻蚀工艺，沿垂直于衬底100表面的方向刻蚀所述第二侧墙材料层和第一侧墙材料层，去除栅极结构顶部表面、以及第二半导体层103部分表面的第二侧墙材料层和第一侧墙材料层，形成覆盖栅极结构侧壁表面的侧墙。在本发明的其他所述例中，也可以在形成所述第一侧墙材料层中，直接刻蚀所述第一侧墙材料层，形成位于栅极结构侧壁表面的第一侧墙；然后，再在所述第二半导体层103、栅极结构顶部表面、第一侧墙表面形成第二侧墙材料层，然后刻蚀所述第二侧墙材料层，形成位于第一侧墙表面的第二侧墙。在本发明的其他实施例中，所述侧墙可以是氧化硅-氮化硅-氧化硅或氮化硅-氧化硅-氮化硅的三层堆叠结构。所述侧墙一方面保护所述栅极结构，另一方面作为后续形成的抬高的源漏极与栅极结构之间的隔离结构，限定所述抬高的源漏极与栅极结构之间的距离，避免所述源漏极与栅极结构之间发生短路，影响形成的晶体管的性能。请参考图8，在所述第二半导体层102表面形成非晶硅层300，所述非晶硅层300覆盖侧墙，且所述非晶硅层300的表面与栅极结构的顶部表面齐平。可以采用低压化学气相沉积工艺形成所述非晶硅层300，与直接采用外延工艺在第二半导体层103表面形成晶体硅相比，形成非晶硅的沉积温度较低、沉积速率较快，能够有效降低工艺成本，提高效率。具体的，采用低压化学气相沉积工艺形成所述非晶硅层300的方法包括：采用SiH4作为沉积气体，SiH4的流量为30sccm～200sccm，温度为450℃～600℃，压强为200mTorr～400mTorr。采用所述低压化学气相沉积工艺形成的非晶硅覆盖所述第二半导体层103表面以及侧墙和保护层203a表面，然后对所述非晶硅进行平坦化，形成非晶硅层300，使所述非晶硅层300的表面与栅极结构顶部表面齐平，本实施例中，所述非晶硅层300的表面与保护层203a表面齐平。可以采用化学机械研磨工艺对所述非晶硅进行平坦化。所述非晶硅层300的表面与保护层203a表面齐平，便于后续对所述非晶硅层300进行金属横向诱导晶化处理。请参考图9，对所述栅极结构两侧的非晶硅层300(请参考图8)进行金属横向诱导晶化处理，使所述非晶硅层300转变为多晶硅层301。本实施例中，进行金属横向诱导晶化处理的方法包括：在所述栅极结构、侧墙和非晶硅层300表面形成具有开口401a的掩膜层401，所述开口401a暴露出栅极结构两侧的非晶硅层300的部分表面；在所述掩膜层401和开口401a内壁表面形成诱导金属层402；进行第一退火处理，使得非晶硅层300在诱导金属层402的诱导下晶化，转变为多晶硅层301。所述掩膜层401的材料为氮化硅或氧化硅。所述非晶硅层300的表面与栅极结构顶部表面齐平，便于在所述非晶硅层300的表面与栅极结构顶部表面形成所述掩膜层401。可以通过化学气相沉积工艺形成掩膜层401之后，对所述掩膜层401进行刻蚀，在所述掩膜层401内形成暴露出非晶硅层300的开口401a。在栅极结构两侧的非晶硅层300表面均具有所述开口401a，便于形成的诱导金属层402与栅极结构两侧的非晶硅层300均接触，使得栅极结构两侧的非晶硅层300均转化为多晶硅层301。所述诱导金属层402的材料为Al、Cu、Au、Ag、Ni或Pb等金属。可以采用物理气相沉积工艺，例如溅射工艺、电子束蒸发工艺或电镀工艺形成所述诱导金属层402。本实施例中，所述诱导金属层402的材料为Ni，采用溅射工艺形成所述诱导金属层402，具体的，所述溅射工艺采用镍靶作为靶材，Ar作为溅射气体，其中，Ar的气体流量为20sccm～100sccm，压强为0.1Pa～10Pa，射频溅射功率密度为2W/cm2～10W/cm2。所述诱导金属层402的厚度小于开口401a的宽度的1/2，避免将所述开口401a填满，影响形成的诱导金属层402的沉积质量。在本发明的一个实施例中，所述诱导金属层402的厚度为1nm～20nm。位于所述开口401a底部的诱导金属层402位于非晶硅层300表面。形成所述诱导金属层402之后，进行第一退火处理，所述第一退火处理在N2、Ar、He或Ne氛围下进行，温度为350℃～600℃，时间为5h～20h。在所述第一退火处理过程中，所述诱导金属层402与非晶硅层300反应形成金属硅化物层，形成晶核并生成小的硅晶粒，并且在所述金属硅化物层与非晶硅的界面上，金属硅化物与硅进行替位交换，逐渐形成硅晶粒，随着晶粒的生长，最终金属硅化物层会形成空洞并破碎，紧接着，破碎后形成的金属硅化物的小团块发生扩散在非晶硅的顶层形成一个晶化区间。同时，由于诱导金属层402仅覆盖部分非晶硅层300，在被所述诱导金属层402覆盖区域的边缘上，形成一定数量的金属硅化物的破碎团块，并在退火过程中，横向运动进入相连的非晶硅区域，在所述金属硅化物横向运动的路径上的非晶硅将全部被晶化，形成多晶硅层301。本实施例中，所述诱导金属层402的材料为镍，所述诱导金属层402与非晶硅层300反应形成镍硅化合物，所述镍硅化合物的晶格常数与晶体硅的晶格常数接近，只有非常小的晶格失配，有利于晶体硅的晶核的形成，从而更有利与形成所述多晶硅层301。所述多晶硅层301内的晶粒的宽度为0.8μm～1μm，晶粒的长度为1μm～15μm。后续在所述多晶硅层301内进行重掺杂离子注入，形成源漏极。对于目前尺寸较小的晶体管，所述多晶硅层301内的晶粒尺寸能够提供较高的载流子迁移率。本实施例中，待形成的晶体管的栅极结构长度小于100nm。与其他晶化方法相比，所述金属横向诱导晶化处理过程的晶化温度较低，形成的多晶硅层301内的缺陷密度低，形成所述多晶硅层301的成本较低，且形成的多晶硅层301的质量高，有利于提高形成的晶体管的性能。请参考图10，去除所述诱导金属层402(请参考图9)和掩膜层402(请参考图9)。采用湿法刻蚀工艺分别去除所述掩膜层401和诱导金属层402。本实施例中，可以采用硫酸和双氧水的混合溶液去除所述诱导金属层402，所述硫酸和双氧水的混合溶液的温度为60℃～130℃。本实施例中，所述掩膜层401的材料为氮化硅，可以采用磷酸溶液去除所述掩膜层401，所述磷酸溶液的质量分数为85％～95％，温度为80℃～120℃。在本发明的其他实施例中，在去除所述诱导金属层402和掩膜层401之后，还可以进行第二退火处理，使所述多晶硅层301内的晶粒继续生长，从而进一步提高所述晶粒的尺寸，从而提高后续形成的源漏极内的载流子迁移率，提高形成的晶体管的性能。在本发明的一个实施例中，所述第二退火处理在N2、Ar、He或Ne氛围下进行，温度为650℃～1000℃，时间为10min～60min。请参考图11，回刻蚀所述多晶硅层301(请参考图10)，使刻蚀后的多晶硅层301a的表面低于栅极结构的顶部表面。形成所述多晶硅层301之后，采用干法刻蚀工艺对所述多晶硅层301进行回刻蚀，使所述刻蚀后的多晶硅层301a的表面低于栅极结构的顶部表面，从而避免后续工艺中使得所述多晶硅层301与栅极结构之间发生桥连，影响形成的晶体管的性能。请参考图12，在所述栅极结构两侧多晶硅层301a内形成源漏极301b。对所述栅极结构两侧的多晶硅层301a进行重掺杂离子注入，形成源漏极301b。所述重掺杂离子注入的掺杂离子类型与待形成的晶体管类型相同。若所述待形成的晶体管为NMOS晶体管，则所述重掺杂离子注入的掺杂离子为N型掺杂离子，例如P、As或Sb中的一种或几种离子；若所述待形成的晶体管为PMOS晶体管，则所述重掺杂离子注入的掺杂离子为P型掺杂离子，例如B、Ga或In中的一种或几种离子。在本发明的其他实施例中，还可以对所述多晶硅层301a下方的第二半导体层103进行重掺杂离子注入。由于所述源漏极301b的表面高于第二半导体层103的表面，使得所述源漏极301b的厚度增加，有助于降低晶体管的源漏串联电阻，并且，所述源漏极301b具有足够的厚度，可以在所述源漏极301b表面形成金属硅化物层，进一步降低所述源漏极301b的表面接触电阻，从而提高形成的晶体管的性能。本发明的实施例中，直接在栅极结构两侧的第二半导体层表面形成非晶硅，然后通过金属横向诱导晶化处理使所述非晶硅层转变为多晶硅层，然后在所述多晶硅层内形成晶体管的源漏极。与直接采用外延工艺在第二半导体层表面形成晶体硅相比，形成非晶硅的沉积温度较低、沉积速率较快，能够有效降低工艺成本，提高效率。并且金属横向诱导晶化处理，过程的晶化温度较低，形成的多晶硅层内的缺陷密度低，形成所述多晶硅层的成本较低，且形成的多晶硅层的质量高，有利于提高形成的晶体管的性能。本发明的实施例还提供一种采用上述方法形成的晶体管。请参考图12，所述晶体管包括：衬底100，所述衬底100包括：第一半导体层101、位于第一半导体层101上的绝缘层102和位于绝缘层102表面的第二半导体层103；位于所述第二半导体层103上的栅极结构，所述栅极结构包括覆盖部分第二半导体层103的栅介质层201a和位于所述栅介质层201a表面的栅极202a；位于所述栅极结构侧壁表面的侧墙；位于所述第二半导体层表面的多晶硅层301，所述多晶硅层覆盖侧墙且所述非晶硅层的表面，且所述多晶硅层的表面低于栅极结构的顶部表面齐平；位于所述栅极结构两侧的多晶硅层内的源漏极301b。所述第一半导体层101的材料为硅、锗、锗化硅等半导体材料，所述绝缘层102的材料可以是氧化硅、氮氧化硅等绝缘介质材料，所述第二半导体层103的材料为硅、锗、锗化硅等半导体材料。本实施例中，所述衬底100为绝缘底上硅衬底，具体的，所述第一半导体层101的材料为硅、绝缘层102的材料为氧化硅、第二半导体层103的材料为硅。所述栅极结构包括覆盖部分第二半导体层的栅介质层201a和位于所述栅介质层表面的栅极202a。本实施例中，所述栅极结构还包括位于栅极202a顶部表面的保护层203a。所述保护层203a保护所述栅极202a的顶部表面。本实施例中，所述栅极结构两侧的第二半导体层103内还形成有轻掺杂离子注入区103a，所述轻掺杂离子注入区103a内的掺杂离子类型与晶体管的类型一致，所述轻掺杂离子注入区103a可以有助于改善晶体管的短沟道效应，提高晶体管的性能。所述侧墙包括覆盖栅极结构侧壁表面的第一侧墙204和位于第一侧墙204表面的第二侧墙205。本实施例中，所述第一侧墙204的材料为氧化硅、所述第二侧墙205的材料为氮化硅。所述多晶硅层的表面低于栅极结构的顶部表面，所述多晶硅层301内的晶粒的宽度为0.8μm～1μm，晶粒的长度为1μm～15μm，对于目前尺寸较小的晶体管，所述多晶硅层301内的晶粒尺寸能够提供较高的载流子迁移率。本实施例中，待形成的晶体管的栅极结构长度小于100nm。所述源漏极301b内的掺杂离子类型与晶体管的类型一致。由于所述源漏极301b的表面高于第二半导体层103的表面，使得所述源漏极301b的厚度增加，有助于降低晶体管的源漏串联电阻，并且，所述源漏极301b具有足够的厚度，可以在所述源漏极301b表面形成金属硅化物层，进一步降低所述源漏极301b的表面接触电阻，从而提高形成的晶体管的性能。虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。