再分布层结构、半导体衬底结构、半导体封装结构、芯片结构及其制造方法与流程

本申请涉及一种再分布层结构、半导体衬底结构、半导体封装结构、芯片结构及其制造方法，并且更明确地说，涉及一种包括位在介电层表面上的抗镀层的再分布层结构。

背景技术：

降低集成电路装置的大小及间距推动了ic封装衬底制造的进步。举例来说，在图案化衬底中使用激光钻孔正变得越来越普遍。因此需要对用于电镀经激光投影图案化衬底的金属化技术进行改良，诸如进行降低成本、缩短制造时间和减小对图案或衬底的破坏的改良。

技术实现要素：

本申请的一个方面涉及一种再分布层结构。在一个实施例中，再分布层结构包含介电层、抗镀层和导电材料。介电层界定一或多个沟槽。抗镀层位在介电层的表面上。导电材料位在沟槽中。

本申请的另一方面涉及一种半导体衬底结构。在一个实施例中，半导体衬底结构包括再分布层结构。再分布层结构包括介电层及位在介电层上的抗镀层、位在介电层中的导电材料和邻近导电材料安置并电连接到导电材料的图案化导电层。

本申请的另一方面涉及一种芯片结构。在一个实施例中，芯片结构包括裸片、介电层、抗镀层、导电材料和连接元件。介电层邻近裸片表面安置。抗镀层位在介电层的表面上。导电材料位在介电层中且电连接到裸片。连接元件位在导电材料上。

本申请的另一方面涉及一种制造再分布层结构的方法。在一个实施例中，所述方法包含：在介电层的表面上形成抗镀层；烧蚀(ablating)介电层的表面及抗镀层以在抗镀层中形成开口并在介电层中形成沟槽，其中开口与沟槽相对应；并无电极电镀导电材料在沟槽中，其中抗镀层仍处于介电层的表面上。

附图说明

图1图解说明根据本申请的实施例的再分布层结构的截面图。

图2图解说明根据本申请的实施例的再分布层结构的截面图。

图3图解说明根据本申请的实施例的再分布层结构的截面图。

图4图解说明根据本申请的实施例的再分布层结构的截面图。

图5图解说明根据本申请的实施例的再分布层结构的截面图。

图6图解说明根据本申请的实施例的再分布层结构的截面图。

图7图解说明根据本申请的实施例的再分布层结构的截面图。

图8图解说明根据本申请的实施例的再分布层结构的截面图。

图9图解说明根据本申请的实施例的再分布层结构的截面图。

图10图解说明根据本申请的实施例的半导体衬底结构的截面图。

图11图解说明根据本申请的实施例的半导体衬底结构的截面图。

图12图解说明根据本申请的实施例的半导体封装结构的截面图。

图13图解说明根据本申请的实施例的芯片结构的截面图。

图14a、14b、14c、14d和14e图解说明根据本申请的实施例的再分布层结构的制造方法。

图15a和15b图解说明根据本申请的实施例的再分布层结构的制造方法。

具体实施方式

除非另外规定，否则空间描述，诸如“上方”、“下方”、“向上”、“左侧”、“右侧”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下”、“上”、“上面”、“下面”等均根据图中所示的定向进行指示。应理解本文中所使用的空间描述仅是为达成说明目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上配置，只要本申请的实施例的优点不会因所述配置而有所偏差。

图1图解说明根据本申请的实施例的再分布层结构100的截面图。图1的再分布层结构100包括介电层102、抗镀层104和导电材料106。在一或多个实施例中，再分布层结构100位在载体103上，且载体103包含一或多个焊盘1031。载体103可以是另一介电层(例如图10中的介电层818)或核心层(例如图12中的核心层920)。

介电层102包含第一表面102a和与第一表面102a相对的第二表面102b。第一表面102a为再分布层结构100顶部的介电层102的最外表面。介电层102界定一或多个沟槽108、108a、108_1、108a1。沟槽108、108a、108_1、108a1由第一表面102a凹入。沟槽108包含侧表面108b和底表面108c。沟槽108a、108_1、108a1同样具有侧表面和底表面(未编号)。沟槽108a、108a1贯穿(extendthrough)介电层102。沟槽108a包含上部1081及下部1082。上部1081与下部1082连通，上部1081的尺寸大于下部1082的尺寸，并且下部1082暴露载体103之焊盘1031。沟槽108a1包含贯穿介电层102的单一部分。沟槽108、108a、108_1、108a1中的每一个可充当接合焊盘、迹线、通孔或其组合。介电层102可以是有机绝缘层，其材料包含例如环氧树脂和聚酰亚胺(pi)中的一者或组合。在一或多个实施例中，界定沟槽108、108a、108_1、108a1的介电层102的一部分被处理为具有亲水性。在图1中所图解说明的实施例中，介电层102是单层结构；而在其它实施例中，介电层102包含两个或两个以上层，并且不同层中可以使用相同或不同材料。

抗镀层104邻近介电层102的第一表面102a安置。在图1中所图解说明的实施例中，抗镀层104位在介电层102上并与介电层102的第一表面102a(即，介电层102的最外表面)的至少一部分接触，但并未位在沟槽108、108a、108_1、108a1中。即，举例来说，抗镀层104并未位在沟槽108的底表面108c或侧表面108b上，并且抗镀层104并未位在沟槽108a的上部1081和下部1082中。抗镀层104界定与沟槽108、108a、108_1、108a1相对应的一或多个开口104a。开口104a的尺寸和位置与相应沟槽108、108a、108_1、108a1的尺寸和位置相同。

抗镀层104可以是疏水性的。抗镀层104的疏水性可以与抗镀层104的水接触角相关。在一或多个实施例中，抗镀层104的水接触角大于或等于约80°，诸如大于或等于约90°、大于或等于约95°、或大于或等于约100°。抗镀层104可包含诸如二氧化硅、氮化硅、聚(对亚二甲苯基)聚合物(poly(p-xylylene)polymer)(例如聚对二甲苯-n(parylene-n)、聚对二甲苯-c(parylene-c)、聚对二甲苯-d(parylene-d)和聚对二甲苯-af4(parylene-af4))和其它疏水性陶瓷或聚合物中的一者或组合的材料。

应注意，抗镀层104用于防止介电层102受到金属电镀，并且在再分布层结构100的最终产物中，抗镀层104仍处于介电层102上。通过将抗镀层104安置在介电层102的第一表面102a上，再分布层结构100的电性和稳定性可以得到改良，因为与介电层102的材料相比，抗镀层104可以展现出较低介电常数、较低耗散因子和改良的抗酸性和抗碱性。

导电材料106位在沟槽108、108a、108_1、108a1中，并且通过例如电镀形成。导电材料106可覆盖一部分、大部分或大体上全部的沟槽108、108a、108_1、108a1。举例来说，在一或多个实施例中，导电材料106覆盖沟槽108的底表面108c的一部分但不覆盖底表面108c的其余部分，而且并未延伸到沟槽108的侧表面108b上；并且在其它实施例中，导电材料106覆盖一部分或全部的沟槽108的底表面108c和一部分侧表面108b。另外，导电材料106可以填充(fill)沟槽108或可在沟槽108中界定开口107。例如，在图1中所图解说明的实施例中，导电材料106与沟槽108的形状相符并且界定开口107。开口107可以提供空间以容纳连接元件的一部分，例如焊料、金属柱或金属凸块，并且防止连接元件在回焊工艺期间溢出并造成凸起桥接(bumpbridge)。

导电材料106位在载体103的焊盘1031上。在一或多个实施例中，导电材料106被进一步安置在沟槽108a的下部1082上，并且可以进一步安置在沟槽108a的上部1081上。在图1中所图解说明的实施例中，导电材料106与沟槽108a的形状相符并接触载体103的焊盘1031。另外，导电材料106可以填充沟槽108a或可在沟槽108a中界定开口。导电材料106位在沟槽108_1和108a1中，并且可以与沟槽108_1或108a1中的一或多者相符(如图1中所图解说明)，并且可以填充沟槽108_1和108a1中的一或多者(图1中未图示)。导电材料106在沟槽108a1中延伸到介电层102的第二表面102b，并且可以接触载体103的焊盘或其它部分。

导电材料106可以或可以不接触抗镀层104。在图1中所图解说明的实施例中，导电材料106为单一金属层并且不接触抗镀层104。导电材料106包含例如钯、铜及镍中的一者或组合，或另一金属、金属组合或金属合金。在一或多个实施例中，导电材料106的厚度大于或等于约100nm、大于或等于约200nm、大于或等于约300nm、大于或等于约400nm、大于或等于约500nm或大于或等于约1μm。

图2图解说明根据本申请的实施例的再分布层结构100a的截面图。图2中所图解说明的实施例的再分布层结构100a与图1中所图解说明的再分布层结构100相似，不同之处在于沟槽108a的下部1082填充有互连金属106a以形成导电通孔，并且导电材料106覆盖并接触互连金属106a。

图3图解说明根据本申请的实施例的再分布层结构200的截面图。图3中所图解说明的实施例的再分布层结构200与图1中所图解说明的再分布层结构100相似，不同之处在于如图3中所图解说明的导电材料206包含第一导电层206a和第二导电层206b(而不是图1中的单一导电材料106层)。第一导电层206a和第二导电层206b中的每一者可包含(例如)钯、铜和镍中的一者或组合。在一或多个实施例中，第一导电层206a包含铜并且第二导电层206b包含镍，并且在其它实施例中，第一导电层206a包含镍并且第二导电层206b包含铜。在介电层102包含聚酰亚胺的一或多个实施例中，第二导电层206b包含镍，以便导电材料206可强有力地粘附于介电层102上并且不易剥落；另外，当裸片的焊料凸块与导电材料206接合时，镍层充当阻挡层，以便改良焊料凸块与导电材料206之间的接合。尽管图3中所图解说明的导电材料206具有两层，但导电材料206可包含两个以上层。

图4图解说明根据本申请的实施例的再分布层结构300的截面图。图4中所图解说明的实施例的再分布层结构300与图1中所图解说明的再分布层结构100相似，不同之处在于如图4中所图解说明的抗镀层304包含第一抗镀层304a和第二抗镀层304b(而不是图1的抗镀层104)。第一抗镀层304a和第二抗镀层304b中的每一者可包含(例如)二氧化硅、氮化硅、聚对二甲苯-n、聚对二甲苯-c、聚对二甲苯-d和聚对二甲苯-af4中的一者或组合。在一或多个实施例中，第一抗镀层304a和第二抗镀层304b中的一者包含二氧化硅和氮化硅中的一者或组合，并且抗电镀层304a、304b中的另一者包含聚对二甲苯-n、聚对二甲苯-c、聚对二甲苯-d和聚对二甲苯-af4中的一者或组合。尽管图4中图解说明两个抗电镀层304a、304b，但抗镀层304可包含两个以上层。

图5图解说明根据本申请的实施例的再分布层结构400的截面图。图5中所图解说明的实施例的再分布层结构400与图1中所图解说明的再分布层结构100相似，不同之处在于，图5中所图解说明的抗镀层104的部分104b位在沟槽108的侧表面108b上，和沟槽108_1、108a、108a1的侧表面上。即，抗镀层104延伸到沟槽108、108a、108_1、108a1中。在抗镀层104为热塑性材料，其包含聚对二甲苯-n、聚对二甲苯-c、聚对二甲苯-d和聚对二甲苯-af4中的一者或组合的实施例中，可在高温激光钻孔加工期间熔化抗镀层104，并且抗镀层104的部分104b可沿沟槽108的侧表面108b并且在沟槽108a、108_1、108a1的侧表面上流动。因此，抗镀层104在沟槽侧表面(例如侧表面108b)上的厚度小于抗镀层104在介电层102的第一表面102a上的厚度。抗镀层104在沟槽108、108a、108_1、108a1的侧表面(例如侧表面108b)上的部分104b可以提高沟槽108、108a、108_1、108a1之间的隔离效果，因为部分104b可以防止导电材料106延伸超过沟槽108、108a、108_1、108a1。即，图5中导电材料106的顶端低于图1中导电材料106的顶端，并且沟槽108、108a、108_1、108a1中的导电材料106将不会接触相邻沟槽108、108a、108_1、108a1中的导电材料106。

图6图解说明根据本申请的实施例的再分布层结构500的截面图。图6中所图解说明的实施例的再分布层结构500与图1中所图解说明的再分布层结构100相似，不同之处在于，图6中所图解说明的导电材料506的部分506a延伸超过沟槽108、108a、108_1、108a1。在一或多个实施例中，导电材料506的部分506a延伸超过沟槽108、108a、108_1、108a1并且位在抗镀层104上。导电材料506的延伸部分506a可以有助于限制连接元件，例如焊料、金属柱或金属凸块，并且防止其在回焊工艺期间溢出并造成凸起桥接。在一或多个实施例中，导电材料506填充一或多个沟槽108、108a、108_1、108a1；如图6中所图解说明，沟槽108_1和108a1填充有导电材料506。

导电材料506可包含例如钯、铜和镍中的一者或组合。尽管图6中所图解说明的导电材料506具有一个层，但导电材料506可包含一个以上层。

图7图解说明根据本申请的实施例的再分布层结构600的截面图。再分布层结构600展示沟槽(例如沟槽108、108a、108_1、108a1)可以具有不同截面形状。通过实例，沟槽609展示为具有u形截面，而沟槽611展示为具有v形截面。更一般来说，沟槽608、609、611(或沟槽108、108a、108_1、108a1)中的任一个可以具有梯形(例如如沟槽608所图解说明和图1的沟槽108以类似方式所图解说明)、u形、半圆形或v形截面形状。沟槽609包含平整侧表面609b和弯曲底表面609c；并且沟槽611的侧表面611b与沟槽611的底端相交。v形沟槽611的尺寸(例如体积或直径)小于u形沟槽609的尺寸，并且u形沟槽609的尺寸小于梯形沟槽608的尺寸。

图8展示根据本申请的实施例的再分布层结构700的截面图。图8中所图解说明的实施例的再分布层结构700包含第一再分布层结构100b和位在第一再分布层结构100b上方的第二再分布层结构101。图8中所图解说明的第一再分布层结构100b在某些方面与省略了载体103的图1中所图解说明的再分布层结构100相似。第一再分布层结构100b包含与图1的介电层102相似的下介电层102'。

在一或多个实施例中，第二再分布层结构101包含上介电层702、上抗镀层704和上导电材料706。

上介电层702位在第一再分布层结构100b的抗镀层104上。因此，上介电层702接触抗镀层104而不是介电层102'。上介电层702包含第一表面702a和第二表面702b，并且界定一或多个上沟槽708、709。在图8中所图解说明的实施例中，上沟槽708包含侧表面708b、底表面708c、上部7081及下部7082。第一表面702a为上介电层702顶部的上介电层702的最外表面。上沟槽708、709可以充当接合焊盘、迹线、通孔或其组合。上介电层702可以是有机绝缘层，其材料包含例如环氧树脂和聚酰亚胺(pi)中的一者或组合。上介电层702的材料可与介电层102'的材料相同或不同。

上抗镀层704邻近上介电层702的第一表面702a安置。上抗镀层704位在上介电层702上并接触上介电层702的第一表面702a(最外表面)的至少一部分，但并未位在上沟槽708、709中。上抗镀层704的材料可与上文所述抗镀层104的材料相同或不同。

上导电材料706位在上沟槽708、709中。上导电材料706可以覆盖一部分、大部分或大体上全部上沟槽708。在一或多个实施例中，上导电材料706覆盖沟槽708的底表面708c的一部分但并未延伸到上沟槽708、709的侧表面(例如上沟槽708的侧表面708b)上；在其它实施例中，上导电材料706覆盖底表面708c的一部分和上沟槽708、709的侧表面(例如上沟槽708的侧表面708b)的至少一部分。另外，上导电材料706可填充上沟槽708或在上沟槽708中界定开口707，或填充上沟槽709或在上沟槽709中界定开口。在图8中所图解说明的实施例中，上导电材料706与上沟槽708的形状相符并且界定开口707。开口707可以提供空间以容纳连接元件(例如凸块)的一部分，并且防止其在回焊工艺期间溢出并造成凸起桥接。

上导电材料706电连接到第一再分布层结构100的导电材料106。在一或多个实施例中，上导电材料706在上沟槽708中直接接触导电材料106；并且在其它实施例中，上导电材料706通过导电通孔(未图示)电连接到导电材料106。如图8中所图解说明，上导电材料706并未接触上抗镀层704。上导电材料706的材料可与上文所述导电材料106的材料相同或不同，并且上导电材料706的厚度可与上文所述导电材料106的厚度相同或不同。

图9图解说明根据本申请的实施例的再分布层结构700a的截面图。图9中所图解说明的实施例的再分布层结构700a与图8中所图解说明的再分布层结构700相似，不同之处在于沟槽708的下部7082填充有互连金属106a以形成导电通孔，并且上导电材料706覆盖并接触互连金属106a。

图10图解说明根据本申请的实施例的半导体衬底结构800的截面图。半导体衬底结构800为无核衬底，其包含上介电层802、抗镀层804、导电材料806、第一图案化导电层816和顶部保护层814。

上介电层802与图1中所图解说明的介电层102相似。上介电层802包含第一表面802a和与第一表面802a相对的第二表面802b，并且界定一或多个沟槽808、809。沟槽808从第一表面802a凹入，并且包含侧表面808b和底表面808c。上介电层802可以是有机绝缘层，其材料包含(例如)环氧树脂和聚酰亚胺(pi)中的一者或组合。上介电层802的材料可与介电层102(图1)的材料相同或不同。

抗镀层804与图1中所图解说明的抗镀层104相似，并且位在上介电层802上并接触上介电层802的第一表面802a，但并未位在沟槽808、809中。抗镀层804的材料可与上文所述抗镀层104的材料相同或不同。导电材料806与图1中所图解说明的导电材料106相似，并且位在沟槽808、809中。导电材料806的材料可与上文所述导电材料106的材料相同或不同。

顶部保护层814为例如位在抗镀层804上的防焊层(soldermask)。顶部保护层814界定开口814c以暴露导电材料806。

第一图案化导电层816电连接到位在沟槽808中的导电材料806。在图10中所图解说明的实施例中，第一图案化导电层816内嵌在上介电层802中并从上介电层802的第二表面802b暴露。在此实施例中，第一图案化导电层816直接接触导电材料806。

在图10中所图解说明的实施例中，半导体衬底结构800进一步包含第一介电层818、第二介电层820、、第二图案化导电层822、第一通孔824、第三图案化导电层826、第二通孔828和底部保护层830。第一介电层818位在上介电层802的第二表面802b上。第二图案化导电层822内嵌在第一介电层818中，并自第一介电层818的底表面暴露。第一通孔824位在第一介电层818中，并使第一图案化导电层816和第二图案化导电层822相连。第二介电层820位在第一介电层818的底表面上。第三图案化导电层826位在第二介电层820的底表面上。第二通孔828位在第二介电层820中，并且使第二图案化导电层822和第三图案化导电层826相连。底部保护层830位在第二介电层820的底表面上，并且界定一或多个开口以暴露第三图案化导电层826。

图11展示根据本申请的实施例的半导体衬底结构900的截面图。图11中所图解说明的实施例的部分半导体衬底结构900与图10中所图解说明的半导体衬底结构800相似。例如，图11中所图解说明的半导体衬底结构900的抗镀层804、导电材料806、介电层802、818、820、图案化导电层816、822、826、第一通孔824、保护层814、830和沟槽808、809至少与图10中所图解说明的半导体衬底结构800中的对应编号组件相似。半导体衬底结构900包含核心层920。核心层920的材料可以是有机材料，其包括分散于有机材料中的例如玻璃纤维、硅(si)或二氧化硅(sio2)。第一介电层818和第二图案化导电层822位在核心层920的顶表面上。上介电层802和第一图案化导电层816位在第一介电层818上。第二介电层820和第三图案化导电层826位在核心层920的底表面上。核通孔924位在核心层920中，并使第二图案化导电层822和第三图案化导电层826相连。底部保护层830和第四图案化导电层832位在第二介电层820的底表面上。底部保护层830界定一或多个开口以暴露第四图案化导电层832。第二通孔828'位在第二介电层820中，并使第三图案化导电层826和第四图案化导电层832相连。

图12展示根据本申请的实施例的半导体封装结构1000的截面图。半导体封装结构1000包含半导体衬底结构900a和半导体元件1007。半导体衬底结构900a在某些方面与图11中所图解说明的半导体衬底结构900相似。例如，图12中所图解说明的半导体衬底结构900a的抗镀层804、导电材料806、上介电层802、图案化导电层816、822、保护层814、830、沟槽808、809、核心层920和核通孔924至少与图11中所图解说明的半导体衬底结构900中的对应编号组件相似。图12的实施例中省略了图11的第一介电层818和第二介电层820。上介电层802和第一图案化导电层816位在核心层920的顶表面上。上介电层802界定至少一个沟槽808。抗镀层804位在上介电层802的顶表面上。导电材料806位在沟槽808中。第一图案化导电层816位在导电材料806的下方，并且电连接及物理连接到导电材料806。第二图案化导电层822和底部保护层830位在核心层920的底表面上。核通孔924位在核心层920中，并使第一图案化导电层816和第二图案化导电层822相连。

半导体元件1007电连接到半导体衬底结构900a。在一或多个实施例中，半导体元件1007通过至少一个连接元件1009，例如焊料、金属柱或金属凸块电连接到第一图案化导电层816。半导体元件1007可以为例如芯片、封装件或插入件(interposer)。

图13展示根据本申请的实施例的芯片结构1100的截面图。芯片结构1100包含裸片1122、上介电层802、抗镀层804、导电材料806、第一图案化导电层816、连接元件1126、第一介电层818、隔离层1120和顶部保护层814。

裸片1122包含第一表面1122a和多个位在第一表面1122a上的裸片焊盘1122b。裸片1122内嵌在隔离层1120中，并且第一表面1122a和裸片焊盘112从隔离层1120的顶表面暴露。第一介电层818覆盖裸片1122和隔离层1120，并界定与裸片焊盘1122b相对应的通孔(throughhole)818a。第一图案化导电层816位在第一介电层818上和通孔818a中以接触裸片焊盘1122b。上介电层802位在第一介电层818上。上介电层802界定至少一个沟槽808。抗镀层804位在上介电层802的顶表面上。导电材料806位在沟槽808中以接触第一图案化导电层816。因此，导电材料806电连接到裸片1122。位在顶部保护层814为例如位在抗镀层804上的防焊层(soldermask)。顶部保护层814界定开口814c以暴露导电材料806。连接元件1126，例如焊料、金属柱或金属凸块位在导电材料806上以供外部连接。

图14a-14e图解说明根据本申请的实施例的再分布层结构的制造方法。

参考图14a，在介电层102的第一表面102a上形成抗镀层104。在一或多个实施例中，介电层102位在载体103上。载体103包含一或多个焊盘1031。载体103可以是另一介电层或核心层。介电层102可以是有机绝缘层，其材料包含例如环氧树脂和聚酰亚胺(pi)中的一者或组合。抗镀层104可以是疏水性的。抗镀层104的疏水性可以与抗镀层104的水接触角相关。在一或多个实施例中，抗镀层104的水接触角大于或等于约80°。抗镀层104可包含诸如二氧化硅、氮化硅、聚对二甲苯-n、聚对二甲苯-c、聚对二甲苯-d和聚对二甲苯-af4中的一者或组合的材料。在一或多个实施例中，通过物理气相沉积法或化学气相沉积法在第一表面102a上形成抗镀层104。抗镀层104的厚度为约1000埃到约诸如约到约到或约到

参考图14b，在抗镀层104上形成额外层105。在图14b中所图解说明的实施例中，额外层105覆盖大部分或大体上全部抗镀层104的上表面。在其它实施例中，额外层105覆盖抗镀层104的上表面的一部分。在一或多个实施例中，额外层105为粘合层或金属层，其材料可包含例如铝或镍。额外层105的厚度为约到约诸如约到约约到约或约到约

参考图14c，烧蚀介电层102的第一表面102a、抗镀层104和额外层105以在抗镀层104中形成至少一个开口104a并且在介电层102中形成至少一个沟槽108、108a、108_1、108a1。开口104a与沟槽108、108a、108_1、108a1相对应。由于开口104a与相应沟槽108、108a、108_1、108a1同时形成，因而其尺寸和位置相同。沟槽108a贯穿介电层102，并包含上部1081和下部1082。上部1081与下部1082连通，上部1081的尺寸大于下部1082的尺寸，并且下部1082暴露载体103之焊盘1031。沟槽108a1贯穿介电层102并暴露载体103的顶部表面的一部分。在一或多个实施例中，通过激光109(例如准分子激光或uv激光)；即，通过激光钻孔进行烧蚀加工。沟槽108、108a、108_1、108a1的图案的线宽/间距宽度(l/s)比小于或等于10微米(μm)/10μm，诸如小于或等于5μm/5μm。每一沟槽108、108a、108_1、108a1由第一表面102a凹入，并且包含侧表面(例如沟槽108的侧表面108b)和底表面(例如沟槽108的底表面108c)。在图14c中所图解说明的实施例中，抗镀层104位在介电层102的第一表面102a上而不是沟槽108、108a、108_1、108a1中。即，抗镀层104并未位在沟槽108、108a、108_1、108a1的底表面(例如108c)或侧表面(例如108b)上。然而，在其它实施例中，当抗镀层104为热塑性材料，其包含聚对二甲苯-n、聚对二甲苯-c、聚对二甲苯-d和聚对二甲苯-af4中的一者或组合时，在激光钻孔加工期间抗镀层104可因高温而熔化；由此，抗镀层104的一部分可沿如图5中所示的沟槽108、108a、108_1、108a1的侧表面(例如108b)流动。

部分额外层105将留在抗镀层104的表面上。通过在抗镀层104上提供额外层105，烧蚀或钻孔期间所产生的粉尘可粘着于额外层105而不是抗镀层104的表面，由此抗镀层104可发挥阻挡电镀的作用。

参考图14d，移除额外层105的剩余部分。由此，连带额外层105，可容易移除烧蚀或钻孔期间所产生的粉尘，并且可减少或消除由此类粉尘所引起的短路。在一或多个实施例中，通过使用振荡器，例如超声波振荡器洗涤，并且进一步使用酸或碱进行腐蚀来移除额外层105的剩余部分。

参考图14e，使界定沟槽108、108a、108_1、108a1(例如沟槽108的底表面108c和侧表面108b)的介电层102的一部分经过处理变得具有亲水性，使得亲水性部分可吸引金属催化剂，而疏水性抗镀层104将排斥金属催化剂。因此，可通过将金属催化剂吸引到沟槽108、108a、108_1、108a1中的介电层102而不是抗镀层104的表面来进行选择性电镀。因此，不需要移除抗镀层104。在一或多个实施例中，用强氧化剂、碱性化合物或其组合，例如选自由氢氧化钾、氢氧化钠和硝酸组成的群组的材料来处理界定沟槽108、108a、108_1、108a1的部分介电层102。

随后，用金属催化剂110接种界定沟槽108、108a、108_1、108a1的部分介电层102。在一或多个实施例中，金属催化剂110为钯离子。如图14e中所示，金属催化剂110位在沟槽108、108a中，但并不安置于抗镀层104上。然后，进行无电极电镀以便在沟槽108、108a、108_1、108a1中形成导电材料(例如图1中的106)。由此获得如图1中所图解说明的再分布层结构100。导电材料包含例如钯、铜和镍中的一者或组合。在图14e中所图解说明的实施例中，离子型金属催化剂110通过具有高粘结力的化学粘结附着在沟槽108、108a的表面。相比而言，包含于凝胶中并且通过物理粘着附着在沟槽108、108a、108_1、108a1的表面的金属催化剂具有低粘结力，使得可以使用额外加工阶段来使沟槽108、108a、108_1、108a1的表面(例如沟槽108的底表面108c和侧表面108b)粗糙以改善金属催化剂110和介电层102之间的粘着度。相比而言，图14e的实施例中不需要此类额外加工阶段，并且可由此降低制造成本。

在一个实施例中，如果过量导电材料106被电镀，那么可将导电材料106延伸到如图6中所示的抗镀层104的顶表面处。

在一或多个实施例中，可在抗镀层104上形成上介电层702。此外，可在上介电层702上及其中形成上抗镀层704和上导电材料706，以便在如图8中所示的再分布层结构100b上形成第二再分布层结构101。

图15a和15b图解说明根据本申请的实施例的再分布层结构的制造方法。此实施例的初始阶段与图14a到14d中所示的阶段相同，并且图15a在图14d之后。如图15a中所示，沟槽108a、108a1的下部1082填充有互连金属106a以形成导电通孔。

参考图15b，除下部1082中的互连金属106a以外，界定沟槽108、108a、108_1、108a1(例如沟槽108的底表面108c和侧表面108b)的介电层102的一部分经过处理变得具有亲水性而可吸引金属催化剂，而抗镀层104保持疏水性以排斥金属催化剂。因此，可通过将金属催化剂吸引到界定沟槽108、108a、108_1、108a1的介电层102而不是抗镀层104的表面来进行选择性电镀。在一或多个实施例中，用强氧化剂、碱性化合物或其组合，例如选自由氢氧化钾、氢氧化钠和硝酸组成的群组的材料来处理界定沟槽108、108a、108_1、108a1的部分介电层102。

随后，用金属催化剂110接种界定沟槽108、108a、108_1、108a1的部分介电层102和互连金属106a的顶部。然后，进行无电极电镀以便在沟槽108、108a、108_1、108a1中形成导电材料106并且覆盖并接触互连金属106a。由此获得如图2中所图解说明的再分布层结构100a。

如本文中所使用，术语“大体上”、“大体”、“大约”和“约”用以描述并说明微小变化。当与事件或情形结合使用时，所述术语可以是指其中事件或情形明确发生的情况和其中事件或情形极近似于发生的情况。例如，当与数值结合使用时，所述术语可以是指小于或等于所述数值的±10％的变化范围，诸如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％或小于或等于±0.05％。再例如，角度之前的术语“约”可以是指小于或等于所述角度的±10°的变化范围，诸如±5°、±4°、±3°、±2°、±1°、±0.5°、±0.1°或±0.05°。

虽然已参考本申请的特定实施例描述并说明本申请，但这些描述和说明并不限制本申请。所属领域的技术人员应理解，在不脱离如通过所附权利要求书界定的本申请的真实精神及范围的情况下，可做出各种改变并可取代等效物。所述图解说明可能未必按比例绘制。归因于制造工艺和公差，本申请中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本申请的其它实施例。应将本说明书及图式视为说明性的而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或工艺适应于本申请的目标、精神和范围。所有此类修改都既定在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本申请的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并非本申请的限制。