半导体器件的制作方法

本申请要求由Francis J.CARNEY和Michael J.SEDDON发明的、提交于2015年9月17日的名称为“SEMICONDUCTOR PACKAGES AND METHODS”(半导体封装件及制造方法)的美国临时申请No.62/219,666的权益，该申请以引用方式并入本文，并且据此要求该申请的共同主题的优先权。

技术领域

本实用新型总体涉及半导体器件。

背景技术：

半导体器件在现代电子产品中很常见。半导体器件在电子部件的数量和密度方面各有不同。半导体器件可执行各种各样的功能，诸如模拟和数字信号处理、传感器、电磁信号的传输和接收、电子器件控制、功率管理以及视频/音频信号处理。分立半导体器件通常包含某一类型的电子部件，例如，发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、二极管、整流器、晶闸管以及功率金属氧化物半导体场效应晶体管(MOSFET)。集成半导体器件通常包含数百至数百万电子部件。集成半导体器件的例子包括微控制器、专用集成电路(ASIC)、标准逻辑、放大器、时钟管理、存储器、接口电路以及其他信号处理电路。

在半导体行业中，需要更小的封装尺寸，以减小最终产品诸如手机、计算机和手表的尺寸和重量。超微封装和多芯片封装要求精确的管芯对准公差。管芯贴装精度依赖于晶圆切割导致的管芯尺寸变化、拾放操作期间的贴装精度、回流期间的移动以及管芯基座在微封装内的偏移或滑动。对准公差增加了总封装尺寸和间距限制。

常见微封装依赖于将半导体管芯仅部分地放置在管芯焊盘的平坦表面上，以便满足客户对占有面积的要求，也就是说，半导体管芯悬出于管芯焊盘之上。图1a示出部分地放置在管芯焊盘52的平坦表面上的半导体管芯50，其中半导体管芯的平坦背表面53的一部分悬出于管芯焊盘之上。半导体管芯50通过粘合剂接合至管芯焊盘52，并且有源表面54通过接合线58耦接至接合线焊盘56。管芯焊盘52和接合线焊盘56是引线框的整体部件。密封剂60覆盖半导体管芯50、接合线焊盘56以及接合线58。

由于半导体管芯50的平坦背表面53相对于管芯焊盘52的平坦表面悬出，半导体管芯50在制造过程中很容易在管芯焊盘52上发生倾斜、旋转、滑动或其他不利移动。当出现不当对准，或者粘合剂失效并且接合线58张紧时，半导体管芯50的平坦背表面53可脱离管芯焊盘52或以其他方式相对于管芯焊盘发生位置偏移，如图1b所示。将半导体管芯50保持在精确对准公差内很难，并且可能导致接合线冲弯、接合线断开或者接合线短路。由于管芯焊盘52必须保持较小外形以满足客户对占有面积的要求，为使管芯悬出部分相对较小，以免半导体管芯50易滑动、倾斜、旋转或脱离管芯焊盘，于是管芯尺寸受到限制。较大半导体管芯50相对于较小管芯焊盘52的移动会造成制造缺陷并降低产量。

技术实现要素：

管芯贴装精度依赖于晶圆切割导致的管芯尺寸变化、拾放操作期间的贴装精度、回流期间的移动以及管芯基座在微封装内的偏移或滑动。对准公差增加了总封装尺寸和间距限制。将半导体管芯保持在精确对准公差内很难，并且可能导致接合线冲弯、接合线断开或者接合线短路。由于管芯焊盘必须保持较小外形以满足客户对占有面积的要求，为使管芯悬出部分相对较小，以免半导体管芯易滑动、倾斜、旋转或脱离管芯焊盘，于是管芯尺寸受到限制。较大半导体管芯相对于较小管芯焊盘的移动会造成制造缺陷并降低产量。至少针对上述的至少一个问题，提供了本实用新型。

根据本公开的一个方面，提供了一种半导体器件，包括：半导体管芯，所述半导体管芯包括衬底材料；以及对准凹槽或对准凸起，所述对准凹槽或对准凸起穿过所述半导体管芯的表面形成在所述衬底材料中。

在一个实施例中，所述半导体器件还包括第二衬底，其中所述半导体管芯设置在所述第二衬底上方，并且所述第二衬底的第一部分在所述对准凹槽内。

在一个实施例中，所述第二衬底的所述第一部分包括管芯焊盘。

在一个实施例中，所述第二衬底的所述第一部分部分地设置在所述衬底材料的所述对准凹槽内。

在一个实施例中，所述半导体器件还包括接合线，所述接合线耦接在所述半导体管芯与所述第二衬底的第二部分之间。

在一个实施例中，所述半导体器件还包括第二衬底，其中所述半导体管芯设置在所述第二衬底上方，并且所述对准凸起的一部分在所述第二衬底的凹槽内。

在一个实施例中，所述对准凹槽或对准凸起延伸所述衬底材料的长度。

在一个实施例中，所述半导体器件还包括金属层，所述金属层形成在所述衬底材料的所述对准凹槽中。

在一个实施例中，所述半导体器件还包括形成在所述衬底材料的所述表面中的多个对准凹槽或对准凸起。

根据本公开的一个方面，提供了一种半导体器件，所述半导体器件包括半导体管芯，所述半导体管芯包括衬底材料，所述衬底材料包括第一表面和用于对准的不均匀第二表面。

根据本公开的实施例，可以改善管芯贴装精度，减小或者消除对管芯尺寸的限制，降低封装尺寸，减少制造缺陷，和/或提高产量。

附图说明

图1a-1b示出较大半导体管芯与较小管芯焊盘之间的常见安装方式；

图2a-2c示出具有由锯道分开的多个半导体管芯的半导体晶圆；

图3a-3e示出一种在半导体管芯的背表面形成对准凹口的工艺；

图4示出一种半导体封装件，其中半导体管芯安装至位于背侧对准凹口内的管芯焊盘上；

图5示出另一种半导体封装件，其中半导体管芯安装至部分位于背侧对准凹口内的管芯焊盘上；

图6示出另一种半导体封装件，其中半导体管芯安装至部分位于背侧对准凹口内的管芯焊盘上；

图7a-7g示出另一种形成具有背侧金属的对准凹口的工艺；

图8示出另一种半导体封装件，其中半导体管芯安装至位于背侧金属对准凹口内的管芯焊盘上；

图9示出另一种半导体封装件，其中半导体管芯安装至部分位于背侧金属对准凹口内的管芯焊盘上；

图10a-10c示出半导体管芯，其中细长对准凹口匹配至形成在衬底上方的凸起；

图11a-11c示出半导体管芯，其中十字形对准凹口匹配至形成在衬底上方的十字形凸起；

图12a-12c示出半导体管芯，其中细长对准凸起匹配至形成在衬底中的凹槽；

图13a-13c示出半导体管芯，其中十字形对准凸起匹配至形成在衬底中的十字形凹槽；

图14a-14b示出半导体管芯，其中对准凹槽或凸起匹配至形成在PCB中的对应结构；以及

图15a-15c示出半导体管芯，其中对准凸起插入到穿过衬底而形成的匹配开口中。

具体实施方式

以下参考附图描述一个或多个实施方案，其中同样的数字代表相同或类似的元件。虽然按照实现某些目标的最佳模式描述了附图，但描述旨在涵盖可包括在本公开的精神和范围内的替代形式、修改形式和等同形式。如本文使用的术语“半导体管芯”兼指该词语的单数形式和复数形式，并且相应地，可同时指称单个半导体器件和多个半导体器件。

半导体器件一般采用两种复杂的制造工艺制造：前端制造和后端制造。前端制造涉及在半导体晶圆的表面上形成多个管芯。晶圆上的每个管芯可包含有源电子部件、无源电子部件以及光学器件，它们电连接以形成功能电路。有源电子部件诸如晶体管和二极管具有控制电流流动的能力。无源电子部件诸如电容器、电感器和电阻器形成执行电路功能所必需的电压与电流之间的关系。光学器件通过将光波或电磁辐射的可变衰减转换成电信号来检测和记录图像。

后端制造是指将成品晶圆切割或单切成单独的半导体管芯，并封装半导体管芯以实现结构支撑、电互连和环境隔离。使用等离子蚀刻、激光切割工具或锯片沿晶圆的非功能区(称为锯道(saw street)或锯痕)对晶圆进行单切。在单切后，单独半导体管芯被安装至封装衬底，该封装衬底包括用于与其他系统部件互连的引脚或接触焊盘。然后将形成在半导体管芯上方的接触焊盘连接至封装件内的接触焊盘。电连接可利用导电层、凸块、柱状凸块、导电膏或接合线形成。将密封剂或其他模制材料沉积在封装件上方，以提供物理支撑和电绝缘隔离。然后，将成品封装件插入到电系统中，半导体器件的功能便可提供给其他系统部件使用。

图2a示出具有基极衬底材料102(诸如硅、锗、磷化铝、砷化铝、砷化镓、氮化镓、磷化铟、碳化硅或其他基体半导体材料)以提供结构支撑的半导体晶圆100。多个半导体管芯104形成在晶圆100上，通过非有源的管芯间晶圆区域或者说锯道106分开，如上所述。锯道106提供用以将半导体晶圆100单切成单独半导体管芯104的切割区域。在一个实施方案中，半导体晶圆100的宽度或直径为100-450毫米(mm)，厚度为50-100微米(μm)或15-250μm。

图2b示出半导体晶圆100的一部分的剖面图。每个半导体管芯104具有背面或者说非有源表面108以及有源表面或区域110，该有源表面或区域包含模拟或数字电路，该模拟或数字电路实施为形成在管芯内并根据管芯的电学设计和功能电互连的有源器件、无源器件、导电层以及介电层。例如，电路可包括一个或多个晶体管、二极管以及其他电路元件，这些元件形成在有源表面或区域110内以实现模拟电路或数字电路，诸如数字信号处理器(DSP)、微控制器、ASIC、标准逻辑、放大器、时钟管理、存储器、接口电路以及其他信号处理电路。半导体管芯104还可包含用于RF信号处理的集成无源器件(IPD)，诸如电感器、电容器和电阻器。有源表面110可包含图像传感器区域，该图像传感器区域实施为互补金属氧化物半导体(CMOS)或N型金属氧化物半导体(NMOS)技术中的半导体电荷耦合器件(CCD)和有效像素传感器。或者，半导体管芯104可为光学透镜、检测器、垂直腔面发射激光器(VCSEL)、波导、堆叠管芯、电磁(EM)滤波器或多芯片模块。

使用PVD、CVD、电解电镀、化学电镀工艺或其他合适的金属沉积工艺在有源表面110上方形成导电层112。导电层112包括一层或多层铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)、钛(Ti)、钛钨(TiW)或其他合适的导电材料。导电层112用作与有源表面110上的电路电连接的接触焊盘。导电层112可形成为沿半导体管芯104的边缘并排设置的接触焊盘，如图2b所示。或者，导电层112可形成为在多个行中偏置的接触焊盘，使得第一行接触焊盘被设置成与管芯边缘相距第一距离，而与第一行交替的第二行接触焊盘被设置成与管芯边缘相距第二距离。

半导体晶圆100经过电测试和检验，作为质量控制过程的一部分。人工目视检验和自动光学系统用于对半导体晶圆100执行检验。可使用软件对半导体晶圆100进行自动光学分析。目视检验方法可采用诸如扫描电子显微镜、高强度光或紫外线或者金相显微镜之类的设备。检验半导体晶圆100的结构特性，包括翘曲、厚度变化、表面颗粒、不规则处、开裂、分层和变色。

半导体管芯104内的有源部件和无源部件经受对电性能和电路功能的晶圆级测试。使用包括多个探针或测试引线118的测试探头116或者其他测试设备测试每个半导体管芯104的功能和电参数，如图2c所示。探针118用于与每个半导体管芯104上的节点或导电层112形成电接触，并且向接触焊盘112提供电刺激。半导体管芯104响应电刺激，该响应由计算机测试系统119测量并与预期响应进行比较，以测试半导体管芯的功能。电测试内容可包括电路功能、引线完整性、电阻率、连续性、可靠性、结深、ESD、RF性能、驱动电流、阈值电流、泄漏电流以及部件类型的特定操作参数。对半导体晶圆100的检验和电测试使检测合格的半导体管芯104能够被指定为已知合格管芯(KGD)，用于半导体封装。

图3a-3e示出一种在半导体管芯104的背表面108上形成对准凹口的工艺。在图3a中，背表面108的一部分在背面研磨操作中被研磨机120去除。背面研磨操作使基极衬底材料102的厚度减小，形成基极衬底材料的表面122。在一个实施方案中，半导体晶圆100的研磨后厚度为100μm。

在图3b中，将半导体晶圆100倒置，并将掩模层126设置在基极衬底材料102的表面122上方。掩模层126可实施为光刻胶层或氧化物层，并具有延伸至表面122的开口128。

在图3c中，当晶圆处于图2a的形式时，穿过掩模层126中的开口128对表面122进行等离子蚀刻，以在基极衬底材料102中形成对准凹口或钥孔凹槽130。或者，可通过激光直接烧蚀(LDA)或者其他湿法或干法化学蚀刻工艺在基极衬底材料102中形成对准凹口或钥孔凹槽130。

在图3d中，掩模层126被去除。半导体管芯104示为在基极衬底材料102中具有对准凹口或钥孔凹槽130，该对准凹口或钥孔凹槽具有侧表面132和背表面134。对准凹口130使基极衬底材料102的厚度或表面不均匀。

在图3e中，半导体晶圆100设置在膜框架或背带136上方，其中表面122和对准凹口130朝向膜框架定向。采用等离子蚀刻将半导体晶圆100沿锯道106单切成单独半导体管芯104。等离子蚀刻的优点在于将基极衬底102去除以形成精密表面，同时保持该基极衬底材料的结构和完整性。或者，使用锯片或激光切割工具137沿锯道106将半导体晶圆100单切成单独半导体管芯104。可对单独半导体管芯104进行检验和电测试，以鉴定为切单后KGD(已知合格管芯)。

图4示出包含半导体管芯104的半导体封装件138，其中形成在基极衬底材料102中的对准凹口或钥孔凹槽130被设置在管芯焊盘140上方。具体地讲，凹口130的表面132和134提供对准，以将半导体管芯104安装到管芯焊盘140上。在一个实施方案中，管芯焊盘140的厚度为30-40μm，半导体管芯104的厚度为50-100μm。半导体管芯104大于管芯焊盘140，导致基极衬底材料102显著延伸超出管芯焊盘。管芯焊盘140完全地被对准凹口130容纳，从而使半导体管芯104牢固地夹持在管芯焊盘上。较小管芯焊盘140使半导体封装尺寸和封装占有面积缩小，从而满足行业需求。由于管芯焊盘140的表面设置在凹口130内，即使采用较小管芯焊盘，半导体管芯104也具有防止相对于管芯焊盘侧滑、倾斜、偏移或脱离的稳健性。通过使用对准凹口130，半导体管芯104可显著大于管芯焊盘140，同时避免图1a-1b中的制造滑动、倾斜、旋转或脱离缺陷。

接合线144被连接在有源表面110上的导电层或接触焊盘112与接合线焊盘146之间。管芯焊盘140和接合线焊盘146表示引线框、衬底、插入器或半导体管芯的一部分。任选的绝缘层148通过PCV、CVD、印刷、旋涂、喷涂、烧结或热氧化被形成在半导体管芯104的表面122上方。绝 缘层148包含具有类似绝缘特性和结构特性的一层或多层SiO₂、Si₃N₄、SiON、Ta₂O₅、Al₂O₃或其他材料。绝缘层148从半导体封装件138中暴露出来。密封剂或模制化合物150通过压缩模制、传递模制、液体密封剂模制、真空层压或其他合适的涂覆器被沉积在半导体管芯104、接合线144和接合线焊盘146上方。密封剂150可为聚合物复合材料，诸如环氧树脂与填料、环氧丙烯酸酯与填料，或者聚合物与合适填料。密封剂150不导电，提供物理支撑，并在环境中保护半导体器件免受外部元件和污染物影响。

图5示出包含半导体管芯104的半导体封装件160，类似于图4，其中形成在基极衬底材料102中的较浅对准凹口或钥孔凹槽130被设置在管芯焊盘162上方。具体地讲，凹口130的表面132和134提供对准，以将半导体管芯104安装到管芯焊盘162上。半导体管芯104大于管芯焊盘162，导致基极衬底材料102显著延伸或悬出到管芯焊盘之外。管芯焊盘162部分地被对准凹口130容纳，从而使半导体管芯104牢固地夹持在管芯焊盘上。管芯焊盘162的一部分纵向延伸到对准凹口130外部。较小管芯焊盘162使半导体封装尺寸和封装占有面积缩小，从而满足行业需求。由于管芯焊盘162的表面至少部分地设置在凹口130内，即使采用较小管芯焊盘，半导体管芯104也具有防止相对于管芯焊盘侧滑、倾斜、偏移或脱离的稳健性。通过使用对准凹口130，半导体管芯104可显著大于管芯焊盘162，同时避免图1a-1b中的制造滑动、倾斜、旋转或脱离缺陷。

接合线164被连接在有源表面110上的导电层或接触焊盘112与接合线焊盘166之间。管芯焊盘162和接合线焊盘166表示引线框、衬底、插入器或半导体管芯的一部分。密封剂或模制化合物170通过压缩模制、传递模制、液体密封剂模制、真空层压或其他合适的涂覆器被沉积在半导体管芯104、接合线164和接合线焊盘166上方。密封剂170可为聚合物复合材料，诸如环氧树脂与填料、环氧丙烯酸酯与填料，或者聚合物与合适填料。密封剂170不导电，提供物理支撑，并在环境中保护半导体器件免受外部元件和污染物影响。

图6示出包含半导体管芯104的半导体封装件180，类似于图5，其中形成在基极衬底材料102中的较浅对准凹口或钥孔凹槽130被设置在管芯焊盘182上方。具体地讲，凹口130的表面132和134提供对准，以将 半导体管芯104安装到管芯焊盘182上。半导体管芯104大于管芯焊盘182，导致基极衬底材料102显著延伸或悬出到管芯焊盘之外。管芯焊盘182部分地被对准凹口130容纳，从而使半导体管芯104牢固地夹持在管芯焊盘上。管芯焊盘182的一部分纵向延伸到对准凹口130外部。较小管芯焊盘182使半导体封装尺寸和封装占有面积缩小，从而满足行业需求。半导体管芯104利用对准凹口130与管芯焊盘182的对准可偏移，以进行可靠且可重复的接合线接合。

接合线184被连接在有源表面110上的导电层或接触焊盘112与接合线焊盘186之间。管芯焊盘182和接合线焊盘186表示引线框、衬底、插入器或半导体管芯的一部分。密封剂或模制化合物190通过压缩模制、传递模制、液体密封剂模制、真空层压或其他合适的涂覆器被沉积在半导体管芯104、接合线184和接合线焊盘186上方。密封剂190可为聚合物复合材料，诸如环氧树脂与填料、环氧丙烯酸酯与填料，或者聚合物与合适填料。密封剂190不导电，提供物理支撑，并在环境中保护半导体器件免受外部元件和污染物影响。

一般来说，对准凹口130可为单侧、双侧、三侧或四侧侧壁结构，以部分地或完全地容纳管芯焊盘。凹口130在将半导体管芯104安装至管芯焊盘的过程中提供对准，并为半导体管芯提供刚度和稳定性。由于管芯焊盘的表面至少部分地设置在凹口130内，半导体管芯104具有防止相对于管芯焊盘侧滑、倾斜、偏移或脱离的稳健性。对准凹口130使半导体管芯104能够更薄，以适应更薄的半导体封装件中对接合线的高度要求，同时避免制造滑动、倾斜、旋转或脱离缺陷。

图7a-7g示出另一种在半导体管芯104的背表面108上形成对准凹口的工艺，其中凹口内有背侧金属。承接图2c，背表面108的一部分在背面研磨操作中被研磨机200去除。背面研磨操作减小基极衬底材料102的厚度，并使基极衬底材料的表面202暴露。图7b示出背面研磨操作后的半导体晶圆100。

在图7c中，将半导体晶圆100倒置，并将掩模层206设置在基极衬底材料102的表面202上方。掩模层206可实施为光刻胶层或氧化物层，并具有延伸至表面202的开口208。

在图7d中，当晶圆处于图2a的形式时，穿过掩模层206中的开口208对表面202进行等离子蚀刻，以在基极衬底材料102中形成对准凹口或钥孔凹槽210。或者，可通过LDA或者其他湿法或干法化学蚀刻工艺在基极衬底材料102中形成对准凹口或钥孔凹槽210。对准凹口210具有侧表面212和背表面214。对准凹口210使基极衬底材料102的厚度或表面不均匀。

在图7e中，使用PVD、CVD、电解电镀、化学电镀工艺或其他合适的金属沉积工艺在掩模层206上方以及对准凹口或钥孔凹槽210内形成导电层216。导电层216包括一层或多层Al、Cu、Sn、Ni、Au、Ag、Ti、TiW或其他合适的导电材料或者它们的组合。导电层216作为基极衬底材料102的对准凹口210中的背侧金属用于电互连或热耗散。

在图7f中，掩模层206连同在掩模层上方形成的导电层216部分一起被去除。半导体管芯104示为在基极衬底材料102中具有对准凹口或钥孔凹槽210，该对准凹口或钥孔凹槽具有侧表面212和背表面214。对准凹口210内的导电层216仍保留。

在图7g中，半导体晶圆100设置在膜框架或背带218上方，其中表面202和对准凹口210朝向膜框架定向。采用等离子蚀刻将半导体晶圆100沿锯道106单切成单独半导体管芯104。等离子蚀刻的优点在于将基极衬底材料102去除以形成精密表面，同时保持该基极衬底材料的结构和完整性。或者，使用锯片或激光切割工具220沿锯道106将半导体晶圆100单切成单独半导体管芯104。可对单独半导体管芯104进行检验和电测试，以鉴定为单切后已知合格管芯。或者，半导体晶圆100的有源表面110可朝向膜框架218定向，同时使用前述方法中的任一种对晶圆进行单切。

图8示出包含半导体管芯104的半导体封装件230，其中形成在基极衬底材料102中的对准凹口或钥孔凹槽210被设置在管芯焊盘232上方，该对准凹口或钥孔凹槽包含背侧金属导电层216。具体地讲，凹口210的表面212和214提供对准，以将半导体管芯104安装到管芯焊盘232上。半导体管芯104大于管芯焊盘232，导致基极衬底材料102显著延伸超出管芯焊盘。管芯焊盘232完全地被对准凹口210容纳，从而使半导体管芯104牢固地夹持在管芯焊盘上。较小管芯焊盘232使半导体封装尺寸和封装占有面积缩小，从而满足行业需求。背侧金属导电层216提供电互连或热耗散。由于管芯焊盘232的表面设置在凹口210内，即使采用较小管芯焊盘， 半导体管芯104也具有防止相对于管芯焊盘侧滑、倾斜、偏移或脱离的稳健性。通过使用包含背侧金属导电层216的对准凹口210，半导体管芯104可显著地大于管芯焊盘232，同时避免图1a-1b中的制造滑动、倾斜、旋转或脱离缺陷。

接合线234被连接在有源表面110上的导电层112与接合线焊盘236之间。管芯焊盘232和接合线焊盘236表示引线框、衬底、插入器或半导体管芯的一部分。密封剂或模制化合物240通过压缩模制、传递模制、液体密封剂模制、真空层压或其他合适的涂覆器被沉积在半导体管芯104、接合线234和接合线焊盘236上方。密封剂240可为聚合物复合材料，诸如环氧树脂与填料、环氧丙烯酸酯与填料，或者聚合物与合适填料。密封剂240不导电，提供物理支撑，并在环境中保护半导体器件免受外部元件和污染物影响。

图9示出包含半导体管芯104的半导体封装件250，类似于图8，其中形成在基极衬底材料102中并包含背侧金属导电层216的较浅对准凹口或钥孔凹槽210设置在管芯焊盘252上方。具体地讲，凹口210的表面212和214提供对准，以将半导体管芯104安装到管芯焊盘252上。半导体管芯104大于管芯焊盘252，导致基极衬底材料102显著延伸或悬出到管芯焊盘之外。管芯焊盘252部分地被对准凹口210容纳，从而使半导体管芯104牢固地夹持在管芯焊盘上。管芯焊盘252的一部分纵向延伸到凹口210外部。较小管芯焊盘252使半导体封装尺寸和封装占有面积缩小，从而满足行业需求。背侧金属导电层216提供电互连或热耗散。由于管芯焊盘252的表面设置在凹口210内，即使采用较小管芯焊盘，半导体管芯104也具有防止相对于管芯焊盘侧滑、倾斜、偏移或脱离的稳健性。通过使用对准凹口210，半导体管芯104可显著大于管芯焊盘252，同时避免图1a-1b中的制造滑动、倾斜、旋转或脱离缺陷。

接合线254被连接在有源表面110上的导电层112与接合线焊盘256之间。管芯焊盘252和接合线焊盘256表示引线框、衬底、插入器或半导体管芯的一部分。密封剂或模制化合物260通过压缩模制、传递模制、液体密封剂模制、真空层压或其他合适的涂覆器被沉积在半导体管芯104、接合线254和接合线焊盘256上方。密封剂260可为聚合物复合材料，诸如环氧树脂与填料、环氧丙烯酸酯与填料，或者聚合物与合适填料。密封 剂260不导电，提供物理支撑，并在环境中保护半导体器件免受外部元件和污染物影响。

图10a-10c示出半导体管芯，其中细长对准凹口形成在管芯的背表面中，并安装至形成在衬底上方的匹配凸起。图10a是半导体管芯270的正交视图，所述半导体管芯包括细长对准凹口272，所述细长对准凹口通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面274中，介于半导体管芯的侧表面276之间。同样，半导体管芯278包括细长对准凹口279，所述细长对准凹口通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面280中，介于半导体管芯的侧表面281之间。半导体管芯270和278可为矩形、圆形、椭圆形或其他几何形状。半导体管芯270和278可为ASIC、传感器、光学器件、检测器、VCSEL、波导和多芯片模块。半导体管芯270和278被定位在具有对准凸起283的衬底282上方。衬底282可为印刷电路板(PCB)、柔性线束、陶瓷板或玻璃衬底。衬底282还可为引线框、插入器或半导体管芯。凹口272和279与衬底凸起283对准。

图10b是半导体管芯270和半导体管芯278的仰视图，其中：前者具有形成在背表面274中介于半导体管芯的侧表面276之间的对准凹口272；后者具有形成在背表面280中介于半导体管芯的侧表面281之间的对准凹口279。

在图10c中，当衬底凸起283插入到凹口272和279中时，半导体管芯270和278以精确对准方式安装至衬底282。对准凹口272和279以及衬底凸起283提供钥孔凹槽，以将半导体管芯270和278轻松地放置在衬底282上并精确地对准，从而在y-z方向上将半导体管芯锁定在衬底上的适当位置。

图11a-11c示出半导体管芯，其中十字形对准凹口形成在管芯的背表面中，并安装至形成在衬底上方的匹配十字形凸起。图11a是半导体管芯284的正交视图，所述半导体管芯包括十字形对准凹口285，所述十字形对准凹口通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面286中，介于半导体管芯的侧表面287之间。同样，半导体管芯288包括十字形对准凹口290，所述十字形对准凹口通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面292中，介于半导体管芯的侧表面294 之间。半导体管芯284和288可为矩形、圆形、椭圆形或其他几何形状。半导体管芯284和288可为ASIC、传感器、光学器件、检测器、VCSEL、波导和多芯片模块。半导体管芯284和288被定位在具有十字形对准凸起298的衬底296上方。衬底296可为PCB、柔性线束、陶瓷板或玻璃衬底。衬底296还可为引线框、插入器或半导体管芯。十字形凹口285和290与十字形衬底凸起298对准。

图11b是半导体管芯284和半导体管芯288的仰视图，其中：前者具有形成在背表面286中介于半导体管芯的侧表面287之间的十字形对准凹口285；后者具有形成在背表面292中介于半导体管芯的侧表面294之间的十字形对准凹口290。

在图11c中，当十字形衬底凸起298插入到十字形凹口285和290中时，半导体管芯284和288以精确对准方式安装至衬底296。十字形对准凹口285和290以及十字形衬底凸起298提供钥孔凹槽，以将半导体管芯284和288轻松地放置在衬底296上并精确地对准。插入十字形衬底凸起298的十字形凹口285和290在x-y-z方向上将半导体管芯284和288锁定在衬底296上的适当位置。

图12a-12c示出半导体管芯，其中细长对准凸起形成在管芯的背表面中，并安装至形成在衬底中的匹配凹槽。图12a是半导体管芯300的正交视图，所述半导体管芯包括细长对准凸起302，所述细长对准凸起通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面304上方，介于半导体管芯的侧表面306之间。同样，半导体管芯308包括细长对准凸起309，所述细长对准凸起通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面310上方，介于半导体管芯的侧表面311之间。半导体管芯300和308可为矩形、圆形、椭圆形或其他几何形状。半导体管芯300和308可为ASIC、传感器、光学器件、检测器、VCSEL、波导和多芯片模块。半导体管芯300和308被定位在具有对准凹口313的衬底312上方。衬底282可为PCB、柔性线束、陶瓷板或玻璃衬底。衬底312还可为引线框、插入器或半导体管芯。凸起302和309与衬底凹口313对准。

图12b是半导体管芯300和半导体管芯308的仰视图，其中：前者具有形成在背表面304上方介于半导体管芯的侧表面306之间的对准凸起302； 后者具有形成在背表面310上方介于半导体管芯的侧表面311之间的对准凸起309。

在图12c中，当凸起302和309插入到衬底凹口313中时，半导体管芯300和308以精确对准方式安装至衬底312。形成在半导体管芯300和308的背表面304和310中的对准凸起302和309提供钥孔凹槽，以将半导体管芯轻松地放置在衬底312上并精确地对准，从而在y-z方向上将半导体管芯锁定在衬底上的适当位置。

图13a-13c示出半导体管芯，其中十字形对准凸起形成在管芯的背表面中，并安装至形成在衬底中的匹配十字形凹槽。图13a是半导体管芯314的正交视图，所述半导体管芯包括十字形对准凸起315，所述十字形对准凸起通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面316上方，介于半导体管芯的侧表面317之间。同样，半导体管芯318包括十字形对准凸起320，所述十字形对准凸起通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在背表面322上方，介于半导体管芯的侧表面324之间。半导体管芯314和318可为矩形、圆形、椭圆形或其他几何形状。半导体管芯314和318可为ASIC、传感器、光学器件、检测器、VCSEL、波导和多芯片模块。半导体管芯314和318被定位在具有十字形对准凹口328的衬底326上方。衬底326可为PCB、柔性线束、陶瓷板或玻璃衬底。衬底326还可为引线框、插入器或半导体管芯。十字形凸起315和320与十字形衬底凹口328对准。

图13b是半导体管芯314和半导体管芯318的仰视图，其中：前者具有形成在背表面316上方介于半导体管芯的侧表面317之间的十字形对准凸起315；后者具有形成在背表面322上方介于半导体管芯的侧表面324之间的十字形对准凸起320。

在图13c中，当十字形凸起315和320插入到十字形衬底凹口328中时，半导体管芯314和318以精确对准方式安装至衬底326。十字形对准凸起315和320以及十字形衬底凹口328提供钥孔凹槽，以将半导体管芯314和318轻松地放置在衬底326上并精确地对准。插入十字形衬底凹口328中的十字形凸起315和320在x-y-z方向上将半导体管芯314和318锁定在衬底326上的适当位置。

图14a-14b示出半导体管芯，其中对准凹槽(或凸起)形成在管芯的背表面中并安装至形成在PCB中的匹配结构。在图14a中，半导体管芯330和332被定位在PCB 340上方，其中对应对准凸起(或凹槽)342和344通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成。半导体管芯330和332中的凹槽346和348也通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成。半导体管芯330中的凹槽346与PCB凸起342对准，并且半导体管芯332中的凹槽348与PCB凸起344对准。在图14b中，当凹槽346和348分别被PCB凸起342和344插入时，半导体管芯330和332以精确对准方式安装至PCB 340。形成在半导体管芯330和332的背表面中的对准凹槽346和348提供钥孔凹槽，以将半导体管芯轻松地放置在PCB 340上并精确地对准。

图15a-15c示出半导体管芯350a-350b，其中对准凸起352通过等离子蚀刻、湿法蚀刻、铣削、激光或干法蚀刻形成在管芯的背表面354中，并插入到穿过衬底360形成的匹配开口358中。图15a示出定位在衬底360上方的半导体管芯350a-350b，其中对准凸起352与开口358对准。衬底360可为PCB、柔性线束、陶瓷板或玻璃衬底。衬底360还可为引线框、插入器或半导体管芯。图15b是半导体管芯350a-350b的仰视图，其中对准凸起352形成在背表面354上方。

在图15c中，半导体管芯350a-350b安装于衬底360上，其中对准凸起352延伸穿过开口358。对准凸起352以及开口358提供钥孔匹配结构，以将半导体管芯350a-350b轻松地放置在衬底360上并精确地对准。紧固件362在衬底360与半导体管芯350相对的背侧上附接至凸起352。紧固件362将半导体管芯350a-350b牢固地固定在衬底360上。图15a-15c中的对准布置允许半导体管芯350a-350b定位在衬底360上，使得半导体管芯350a的侧表面364与半导体管芯350b的侧表面364直接物理接触。紧固件362消除了对管芯附连粘合剂的需要，因此将不会有材料占用半导体管芯350a-350b之间的空间。或者，对准凸起352延伸到开口358中部分地穿过衬底360。形成与对准凸起352的电连接，以便在结构上紧固到位、实现热连接并且/或者形成电连接。

虽然已详细示出并描述了一个或多个实施方案，但技术人员将认识到，在不脱离本公开的范围的情况下，可对这些实施方案做出修改和调整。以下列出多个示例性实施方案，但是其他一些实施方案也属于本公开的范围。

在第一实施方案中，制造半导体器件的方法包括以下步骤：提供包括基极材料的半导体管芯；以及去除基极材料的一部分，以在基极材料的表面形成对准凹槽或对准凸起。

在第二实施方案中，第一实施方案的方法还包括以下步骤：提供衬底；以及将半导体管芯设置在衬底上方，其中衬底的一部分在对准凹槽内。

在第三实施方案中，第二实施方案的衬底包括引线框、插入器或半导体管芯。

在第四实施方案中，第二实施方案的衬底的所述部分部分地设置在基极材料的对准凹槽内。

在第五实施方案中，第一实施方案的方法还包括利用等离子蚀刻去除基极材料的所述部分的步骤。

在第六实施方案中，第一实施方案的对准凹槽延伸基极材料的长度。

在第七实施方案中，半导体器件包括半导体管芯，所述半导体管芯包括基极材料，所述基极材料包括第一表面和用于对准的不均匀第二表面。

在第八实施方案中，第七实施方案的不均匀第二表面包括对准凹槽或对准凸起。

在第九实施方案中，第八实施方案的半导体器件还包括衬底。半导体管芯设置在衬底上方，其中衬底的一部分在对准凹槽内。

在第十实施方案中，第九实施方案的衬底的所述部分包括管芯焊盘。

在第十一实施方案中，第九实施方案的衬底的所述部分部分地设置在基极材料的对准凹槽内。

在第十二实施方案中，第八实施方案的半导体器件还包括金属层，该金属层形成在基极材料的对准凹槽中。

在第十三实施方案中，第八实施方案的半导体器件还包括衬底。半导体管芯设置在衬底上方，其中对准凸起的一部分在衬底的凹槽内。