集成电路器件和方法与流程

相关申请的交叉引用

本申请要求2015年1月21日提交的共同拥有的美国临时专利申请62/106,106号和非临时专利申请14/819,159号的优先权，其全部内容通过引用明确地并入本文。

本公开总体上涉及集成电路器件和方法。

背景技术：

技术的进步已经导致更小和更强大的计算设备。例如，各种便携式个人计算设备(包括无线电话，诸如移动和智能电话、平板电脑和膝上型电脑)是小型的、重量轻的、并且容易被用户携带。这些设备可以通过无线网络来传送语音和数据分组。此外，很多这样的设备包括附加功能，诸如数字静态相机、数字摄像机、数字记录器和音频文件播放器。此外，这样的设备可以处理可执行指令，包括可以用于访问因特网的软件应用，诸如web浏览器应用。因此，这些设备可以包括显著的计算能力。

在计算设备中使用的集成电路(ic)器件也继续改变和改进。随着电子器件尺寸(例如，晶体管尺寸)的减小以及ic上的器件数目的增加，将电子器件互连变得更具挑战性。例如，随着金属线宽度和间距的减小，金属线的电阻增加(由于传导截面的减小(由于金属线的宽度减小))，并且金属线的电容增加(由于金属线之间的间隔减小)。增加的电阻和电容导致金属线的电阻电容(rc)延迟增加并且限制了集成电路的性能。

技术实现要素：

使用铝来形成金属线(例如，线后道(beol)金属线)可以减小rc延迟。例如，铝在存在氧气(例如o2)的情况下快速地反应以形成(例如，自形式)氧化铝(例如，al2o3)，其可以用作金属线的主填充材料(例如，铝或铝合金)与周围材料(例如，低k电介质材料)之间的阻挡层(例如，自形成阻挡层)。这种自形成阻挡层可以减少对于用于形成一些金属线材料(诸如铜(cu))的阻挡层的阻挡层/衬垫层的需要。因此，自形成阻挡层可以允许金属线的宽度的较大部分由传导材料(例如，主填充材料)来形成，导致相同的线宽度的传导截面增加。

在特定方面，一种装置包括包含铝的第一金属层。该装置还可以包括包含互连结构的第二金属层。互连结构包括包含铝的第一材料层。该装置包括包含铝的互扩散层。互扩散层紧邻第一金属层并且紧邻包含铝的第一材料层。该装置包括包含铝的自形成阻挡层。自形成阻挡层紧邻电介质层和包含铝的第一材料层。

在特定方面，一种形成集成电路器件的方法包括在电介质层中形成第一开口。第一开口可以暴露包含铝的第一金属层的一部分。该方法还包括至少部分通过紧邻第一金属层的该部分在第一开口中选择性地形成传导层并且通过紧邻传导层沉积第二金属层的材料来形成互扩散层。第二金属层的材料包括铝。

在特定方面，一种非暂态计算机可读介质包括处理器可执行指令，处理器可执行指令在由处理器执行时引起处理器发起电子器件的制造。电子器件通过在电介质层中形成第一开口来制造。第一开口可以暴露包含铝的第一金属层的一部分。电子器件还通过形成互扩散层来制造。互扩散层至少部分通过紧邻第一金属层的该部分选择性地形成传导层并且通过紧邻传导层沉积第二金属层的材料来形成。第二金属层的材料包括铝。

由公开的示例、实现或方面中的至少一个提供的一个特别的优点是，在金属线的主填充材料与紧邻金属线的电介质材料之间自形成阻挡层可以允许形成比在通过沉积专用扩散阻挡层/衬垫层来形成阻挡层时更薄的阻挡层。通过自形成阻挡层实现的较薄的阻挡层可以允许金属线的较大的横截面区域被主填充材料填充。此外，位于传导器件的金属层之间的互扩散层可以提供有效的电迁移(em)盖，而不需要沉积专用阻挡层/衬垫层，从而保留用于传导材料的一个或多个开口的横截面区域。本公开的其他方面、优点和特征在阅读整个申请(包括以下部分：附图说明、具体实施方式和权利要求书)之后将变得显而易见。

附图说明

图1是包括紧邻种子层的部分的互扩散层和自形成阻挡层的器件的侧视图；

图2是包括紧邻一个或多个层或主填充材料的部分的互扩散层和自形成阻挡层的器件的侧视图；

图3示出了制造图1的器件或图2的器件的过程的第一阶段；

图4示出了制造图1的器件或图2的器件的过程的第二阶段；

图5示出了制造图1的器件或图2的器件的过程的第三阶段；

图6和图7示出了制造图1的器件的过程的第四阶段；

图8示出了制造图1的器件的过程的第五阶段；

图9示出了制造图1的器件的过程的第六阶段；

图10示出了制造图1的器件的过程的第七阶段；

图11示出了制造图1的器件的过程的第八阶段；

图12示出了制造图1的器件的过程的第九阶段；

图13示出了制造图1的器件的过程的第十阶段；

图14示出了制造图1的器件的过程的第十一阶段；

图15示出了制造图1的器件的过程的第十二阶段；

图16示出了制造图1的器件的过程的第十三阶段；

图17和图18示出了制造图2的器件的过程的第四阶段；

图19和图20示出了制造图2的器件的过程的第五阶段；

图21示出了制造图2的器件的过程的第六阶段；

图22示出了制造图2的器件的过程的第七阶段；

图23示出了制造图2的器件的过程的第八阶段；

图24示出了制造图2的器件的过程的第九阶段；

图25示出了制造图2的器件的过程的第十阶段；

图26示出了制造图2的器件的过程的第十一阶段；

图27示出了制造图2的器件的过程的第十二阶段；

图28示出了制造图1的器件或图2的器件的方法；

图29是包括图1的器件或图2的器件的无线设备的框图；以及

图30是制造包括在第一金属线与下层金属层之间的互扩散层的电子器件的制造方法的特定说明性实现的数据流程图。

具体实施方式

包括铝线、互扩散层、自形成阻挡层和种子层的集成电路器件在图1中总体上被示出为100。集成电路器件100包括包含铝的第一金属层102。第一金属层102可以对应于与晶体管结构(例如，半导体晶体管)的源极/漏极(未示出)或栅极(未示出)耦合(例如，直接耦合或间接耦合)的接触件。第一金属层102可以对应于线前道(feol)互连或线后道(beol)互连。

集成电路器件100包括第二金属层104，第二金属层104包括互连结构，互连结构由包含铝的一种或多种材料形成，或者包括这样的材料。互连结构可以形成在电介质层105中。互连结构可以包括互连113，互连113包括通孔部分106并且包括耦合到通孔部分106的第一金属线110(例如，第一beol金属线)。另外，互连结构可以包括第二金属线108(例如，第二beol金属线)和/或第三金属线112(例如，第三beol金属线)。

一个或多个气隙可以分离互连结构的相邻金属线的部分。例如，第一气隙109可以位于第一金属线110的一部分与第二金属线108的一部分之间。因此，第二金属线108可以通过第一气隙109与第一金属线110分离。作为另一示例，第二气隙111可以位于第一金属线110的一部分与第三金属线112的一部分之间。因此，第三金属线112可以通过第二气隙111与第一金属线110分离。在特定方面，第一金属线110与第二金属线108之间的距离可以为约12至15纳米(nm)，并且第一金属线110与第三金属线112之间的距离可以为约12至15nm。因此，第一气隙109和/或第二气隙111每个可以具有约12至15nm的宽度。

互连结构可以使用双镶嵌工艺(例如，beol双镶嵌工艺)来形成。例如，可以沉积电介质层105的电介质材料；可以使用光刻和/或蚀刻技术在电介质层105的电介质材料中形成一个或多个开口；以及可以通过使用双镶嵌沉积工艺(例如，使用物理气相沉积(pvd)晶种，然后电镀)沉积材料来形成互连113、第二金属线108和第三金属线112，如参考图2至图16更详细地描述。

第二金属层104包括由包括铝的一种或多种材料形成的主填充物。在一些示例中，第二金属层104的主填充物可以使用三个主填充沉积阶段来形成。例如，第二金属层104的主填充物可以使用沉积以下各层的三个主填充物沉积阶段来形成：由铝形成或包括铝的层133、由铝形成或包括铝的层135、以及由铝形成或包括铝的层137。层133可以在第一主填充阶段中(例如，通过cvd)选择性地沉积，如以下参考在图1的集成电路器件100的制造期间的(图8的)第五阶段更详细地描述。在特定实现中，层133可以包括掺杂有铜(cu)的材料(例如，al)，例如4％的cu掺杂。层133可以在约250摄氏度(℃)的温度下选择性地沉积，如以下参考图8更详细地描述。层135可以在第二主填充阶段期间使用保形沉积技术来非选择性地沉积，如以下参考在图1的集成电路器件100的制造期间的(图9的)第六阶段更详细地描述。层137可以在第三主填充阶段期间使用诸如原位pvd填充等沉积技术来沉积，如以下参考在图1的集成电路器件100的制造期间的(图10的)第七阶段更详细地描述。图1的材料层137可以包括掺杂有cu(例如，约4％的cu掺杂)的al或由掺杂有cu的al形成。

尽管第二金属层104的主填充材料被示出为使用沉积层133、135和137的三个主填充阶段来形成，但是可以使用多于或少于三个主填充阶段以及多于或少于三种材料或层来形成第二金属层104的主填充物。例如，第二金属层104的主填充材料可以使用沉积两个层或材料的两个主填充阶段来形成。为了说明，第二金属层104的主填充物可以通过选择性地沉积层133来形成，如以下参考图8更详细地描述。在形成图1的层133之后，可以在填充剩余的双镶嵌结构的第二主填充阶段期间(例如，使用非选择性cvd工艺)沉积另一种材料(例如，掺杂有cu的al)。例如，图3可以示出图1的集成电路器件100的制造期间的第一阶段，并且第二主填充阶段的非选择性cvd工艺可以填充图3的第一开口316、第二开口318、和/或第三开口320的在第一主填充阶段的执行时未被填充的任何部分。

图1的集成电路器件100包括在互连113与第一金属层102之间的互扩散层103。互扩散层103可以包括铝(al)和不同的传导材料(诸如钴(co)或钛(ti))(或者可以使用其来形成)。互扩散层103可以紧邻(例如，直接接触)第一金属层102并且紧邻(例如，直接接触)包括铝的第一材料层(例如，种子层)119'(或者可以包括紧邻上述二者的部分)。互扩散层103可以抑制或防止第一金属层102与第二金属层104的至少一部分(诸如互连113)之间的扩散。互扩散层103可以用作电迁移(em)盖。

互扩散层103可以至少部分通过紧邻传导层的传导材料选择性地沉积互连113的一个或多个材料(包括铝)层来形成。传导层可以(例如，使用局部或区域选择性沉积技术)被选择性地沉积为紧邻第一金属层102的暴露部分。例如，图5可以示出在图1的集成电路器件100的制造期间的第三阶段，并且传导层可以对应于图5的传导层122，并且可以如参考图5的传导层122的形成所描述地来形成。图1的互扩散层103还可以至少部分通过选择性地沉积层133来形成，如以上和以下参考图8所述。例如，图1的层133可以在约250℃的温度下选择性地沉积，并且层133在约250℃的温度下的沉积可能导致铝(例如，层119'和/或层133的铝)与图5的传导层122的传导材料(例如，co或ti)相互作用以形成图1的互扩散层103。因此，互扩散层103可以由铝合金形成，或者包括铝合金，诸如铝钴合金(例如，al9co2)、铝钛合金或其组合。互扩散层103可以用作em盖。

集成电路器件100可以包括自形成阻挡层114。自形成阻挡层114可以紧邻(例如，直接接触)层119'(或层119'的部分)并且可以紧邻(例如，直接接触)电介质层105(或电介质层105的部分)(或者可以包括紧邻上述二者的部分)。例如，自形成阻挡层114可以包括位于互连113的层119'的部分与紧邻互连113的电介质层105的部分之间(例如，分离上述二者)的部分。另外地或替代地，自形成阻挡层114可以紧邻(例如，直接接触)第二金属线108的层119'并且紧邻(例如，直接接触)电介质层105(或电介质层105的部分)(或者可以包括紧邻上述二者的部分)。例如，自形成阻挡层114可以包括位于第二金属线108的层119'的部分与紧邻(例如，围绕)第二金属线108的电介质层105的部分之间(例如，分离上述二者)的部分。另外地或替代地，自形成阻挡层114可以紧邻(例如，直接接触)第三金属线112的层119'并且紧邻(例如，直接接触)电介质层105(或电介质层105的部分)(或者可以包括紧邻上述二者的部分)。例如，自形成阻挡层114可以包括位于第三金属线112的层119'的部分与紧邻(例如，围绕)第三金属线112的电介质层105的部分之间(例如，分离上述二者)的部分。自形成阻挡层114可以用作在互连113的铝与电介质层105之间、在第二金属线108的铝与电介质层105之间、以及在第三金属线112的铝与电介质层105之间的扩散阻挡层。

另外，自形成阻挡层114可以包括位于第一气隙109与互连113的(例如，第一金属线110的)层119'的部分之间(例如，分离上述二者)的部分，以及/或者可以包括位于第一气隙109与第二金属线108的层119'的部分之间(例如，分离上述二者)的部分。另外，自形成阻挡层114可以包括位于第二气隙111与互连113的(例如，第一金属线110的)层119'的部分之间的部分，以及/或者可以包括位于第二气隙111与第三金属线112的层119'的部分之间(例如，分离上述二者)的部分。

自形成阻挡层114可以由铝化合物形成，或者可以包括铝化合物，铝化合物经由响应于铝暴露于电介质层105的材料(例如氧)而发生的化学反应来形成。作为示例，自形成阻挡层114可以由al2o3形成，或者可以包括al2o3。作为示例，图6和图7可以示出在图1的集成电路器件100的制造期间的第四阶段，并且自形成阻挡层114可以经由响应于图6的层(例如，种子层)119的铝的暴露于电介质层105的材料而发生的化学反应来形成。为了说明，图1的互连113的自形成阻挡层114可以经由将图6的层119的部分转变成图1的互连113的自形成阻挡层114的部分的化学反应来形成。此外，第二金属线108的自形成阻挡层114可以经由将图6的层119的部分转变成第二金属线108的自形成阻挡层114的部分的化学反应来形成。另外，第三金属线112的自形成阻挡层114可以经由将图6的层119的部分转变成第三金属线112的自形成阻挡层114的部分的化学反应来形成。

因此，可以在集成电路器件100的互连结构与电介质层105之间形成扩散阻挡层，而不进行专用扩散阻挡层沉积工艺。此外，由于铝氧化反应的性质，自形成阻挡层114可以相对较薄(与传统的阻挡层相比)。因此，与铜金属线(需要相对较厚的专用阻挡层/衬垫层)相比，自形成阻挡层114可以允许实现相同金属线宽度的更大的传导横截面区域。

包括铝线、互扩散层和自形成阻挡层的集成电路器件在图2中总体上被示出为200。集成电路器件200和图1的集成电路器件100的一些组成或结构上相似的层、方面或特征可以用相同的参考编号标记，以避免对共同编号的层、方面或特征的冗余描述。使用共同的参考编号表示这些层、方面或特征可以表示，共同编号的层、方面或特征是相同的层、方面或特征(例如，物理上不分离和/或不是单独地形成的)，或者共同编号的层、方面或特征在组成或结构上类似，但分离(例如，物理上分离和/或单独地形成)。

图2的集成电路器件200包括第一金属层102和电介质层105，如以上参考图1的第一金属层102和电介质层105所描述。

图2的集成电路器件200还包括第二金属层204，第二金属层204包括互连结构，互连结构由包含铝的一种或多种材料形成或包括这样的材料。互连结构可以形成在电介质层105中。互连结构可以包括互连213，互连213包括通孔部分206和耦合到通孔部分206的第一金属线210(例如，第一beol金属线)。第一金属线210可以包括包含铝的第一材料层233'、包含铝的第二材料层235'和/或包含铝的第三材料层237。另外，互连结构可以包括其它金属线部分，诸如第二金属线208(例如，第二beol金属线)和第三金属线212(例如，第三beol金属线)。

一个或多个气隙可以分离互连结构的相邻的金属线的部分。例如，第一气隙209可以位于第一金属线210的一部分与第二金属线208的一部分之间。因此，第二金属线208可以通过第一气隙209与第一金属线210分离。作为另一示例，第二气隙211可以位于第一金属线210的一部分与第三金属线212的一部分之间。因此，第三金属线212可以通过第二气隙211与第一金属线210分离。在特定方面，第一金属线210与第二金属线208之间的距离可以为约12至15纳米(nm)，并且第一金属线210与第三金属线212之间的距离可以为约12至15nm。因此，第一气隙209和/或第二气隙211每个可以具有约12至15nm的宽度。

互连结构可以使用双镶嵌工艺(例如，beol双镶嵌工艺)来形成。例如，可以沉积电介质层105的电介质材料；可以使用光刻和/或蚀刻技术在电介质层105的电介质材料中形成一个或多个开口；以及第二金属层204可以通过使用双镶嵌沉积工艺在开口中沉积一种或多种材料来形成，如参考图3至图5和图17至图28更详细地描述。

图2的第二金属层204包括由包括铝的一种或多种材料形成的主填充物。在一些示例中，第二金属层204的主填充物可以使用三个主填充沉积阶段来形成。例如，第二金属层204的主填充物可以使用沉积层233'的材料、层235'的材料和层237的材料的三个主填充沉积阶段来形成。

层233'的材料可以在第一主填充阶段中(例如，通过cvd)选择性地沉积，如以下参考图2的集成电路器件200的制造期间的(图17的)第四阶段更详细地描述。层233'可以对应于图17的层233的没有被转变成图2的自形成阻挡层214的部分的部分。在特定示例中，层233'可以包括掺杂有铜(例如，4％的cu掺杂)的材料(例如，al)。图17的层233可以在约250摄氏度(℃)的温度下选择性地沉积。

层235'的材料可以在第二主填充阶段期间使用保形沉积技术非选择性地沉积，如以下参考在图2的集成电路器件200的制造期间的(图19的)第五阶段更详细地描述。层235'可以对应于图19的层235的没有被转变成图2的自形成阻挡层214的部分的部分。

层237可以在第三主填充阶段期间使用诸如原位pvd填充等沉积技术来沉积，如以下参考在图2的集成电路器件200的制造期间的(图21的)第六阶段更详细地描述。层237的材料可以包括掺杂有铜(例如约4％的铜掺杂)的铝或者由其形成。

尽管第二金属层204的主填充材料被示出为使用沉积层233'、235'和237的材料的三个主填充阶段来形成，但是可以使用多于或少于三个主填充阶段以及多于或少于三种材料或层来形成第二金属层204的主填充物。例如，第二金属层204的主填充材料可以使用沉积两个层或材料的两个主填充阶段来形成。为了说明，第二金属层204的主填充物可以通过选择性地沉积层233来形成，如下面参考(图17的)第四阶段更详细地描述，随后是在填充剩余的双镶嵌结构的第二主填充阶段期间的非选择性cvd工艺(例如，掺杂有铜的铝的非选择性cvd工艺)。例如，图3可以示出在图2的集成电路器件200的制造期间的第一阶段，并且第二主填充阶段的非选择性cvd工艺可以填充图3的第一开口316、第二开口318和/或第三开口320的在第一主填充阶段的执行时未被填充的任何部分。

图2的集成电路器件200包括在互连213与第一金属层102之间的互扩散层203。互扩散层203可以包括al和不同的传导材料(诸如co或ti)(或者可以使用其来形成)。互扩散层203可以紧邻(例如，直接接触)第一金属层102并且紧邻(例如，直接接触)包括铝的第一材料层(或者可以包括紧邻上述二者的部分)。例如，互扩散层203可以包括与第一金属层102直接接触并且与层233'直接接触的部分。互扩散层203可以抑制或防止第一金属层102和第二金属层204的至少部分(诸如互连213)之间的扩散。互扩散层203可以用作电迁移(em)盖。

互扩散层203可以至少部分通过紧邻传导层的传导材料(例如，co或ti)选择性地沉积(例如，使用选择性沉积技术)包括铝的材料来形成。例如，图5可以示出在图2的集成电路器件200的形成期间的第三阶段，并且传导层可以对应于图5的传导层122，并且可以如参考图5的传导层122的形成所描述地来形成。扩散层203还可以至少部分通过选择性地沉积层233'的材料来形成，如以下参考图17和图18的第四阶段更详细地描述。例如，图17的层233可以在约250℃的温度下选择性地沉积，并且层233在约250℃的温度下的沉积可能导致层233的铝与传导层122的传导材料(例如，co或ti)相互作用以形成图2的互扩散层203。因此，互扩散层203可以由铝合金形成，或者包括铝合金，诸如铝钴合金(例如，al9co2)、铝钛合金或其组合。互扩散层203可以用作em盖。

集成电路器件200可以包括自形成阻挡层214。自形成阻挡层214可以紧邻(例如，直接接触)层233'并且紧邻(例如，直接接触)电介质层105(或电介质层105的部分)(或者可以包括紧邻上述二者的部分)。例如，自形成阻挡层214可以包括位于层233'的部分与紧邻(例如，围绕)互连213的电介质层105的部分之间(例如，分离上述二者)的部分。另外地或替代地，自形成阻挡层214可以紧邻(例如，直接接触)第二金属线208的层235'并且紧邻(例如，直接接触)电介质层105(或电介质层105的部分)(或者可以包括紧邻上述二者的部分)。例如，自形成阻挡层214可以包括位于第二金属线208的层235'的部分与紧邻(例如，围绕)第二金属线208的电介质层105的部分之间(例如，分离上述二者)的部分。另外地或替代地，自形成阻挡层214可以紧邻(例如，直接接触)第三金属线212的层235'并且紧邻(例如，直接接触)电介质层105(或电介质层105的部分)(或者可以包括紧邻上述二者的部分)。例如，自形成阻挡层214可以包括位于第三金属线212的层235'的部分与紧邻(例如，围绕)第三金属线212的电介质层105的部分之间(例如，分离上述二者)的部分。自形成阻挡层214可以用作在互连213的铝与电介质层105之间、在第二金属线208的铝与电介质层105之间以及在第三金属线212的铝与电介质层105之间的扩散阻挡层。

另外，自形成阻挡层214可以包括位于第一气隙209与互连213的层233'或层235'的部分之间(例如，分离上述二者)的部分，以及/或者可以包括位于第一气隙209与第二金属线208的层235'的部分之间(例如，分离上述二者)的部分。另外，自形成阻挡层214可以包括位于第二气隙211与互连213的层233'或层235'的部分之间(例如，分离上述二者)的部分，以及/或者可以包括位于第二气隙211与第三金属线212的层235'的部分之间(例如，分离上述二者)的部分。

自形成阻挡层214可以由铝化合物形成，或者可以包括铝化合物，铝化合物经由响应于铝暴露于电介质层105的材料而发生的化学反应来形成。例如，图17至图20可以示出形成图2的集成电路器件200的阶段，并且自形成阻挡层214可以经由响应于图17和图19的层233和层235的铝的暴露于电介质层105的材料而发生的化学反应来形成。

例如，互连213的自形成阻挡层214的部分可以经由将图17的层233的部分转变成图18的自形成阻挡层1814的化学反应来形成。图18的自形成阻挡层1814可以对应于图2的通孔部分206的自形成阻挡层214的部分。另外，自形成阻挡层214的部分可以经由将图19的层235的部分转变成图20的自形成阻挡层2014的化学反应来形成。自形阻挡层2014可以对应于图2的第一金属线210、第二金属线208和第三金属线212的自形成阻挡层214的部分。

因此，可以在集成电路器件200的互连结构与电介质层105之间形成扩散阻挡层，而不进行专用扩散阻挡层沉积工艺。此外，由于铝氧化反应的性质，自形成阻挡层214可以相对较薄(与传统的阻挡层相比)。因此，与铜金属线(需要相对较厚的专用阻挡层/衬垫层)相比，自形成阻挡层214可以允许实现相同金属线宽度的更大的传导横截面区域。

图3至图16(结合图1)示出了在包括互扩散层和自形成扩散阻挡层的器件的制造期间的阶段。例如，图3至图16的说明性阶段可以用于制造图1的集成电路器件100。

图3可以示出图1的集成电路器件100的制造期间的第一阶段。图3的第一阶段可以包括沉积电介质层155的电介质材料，蚀刻开口(未示出)，以及将金属层102的材料沉积到开口中。金属层102可以由al形成或者包括al。被沉积以形成金属层102的al可以与电介质层155的材料(例如氧)或空气发生化学反应，以形成自形成阻挡层115。图3的第一阶段还可以包括沉积层间阻挡层130。层间阻挡层130可以由al氮化物(例如，aln)形成，或者包括al氮化物。

图3的第一阶段还包括执行双镶嵌蚀刻以形成第一开口316、第二开口318和第三开口320。例如，电介质层105的电介质材料可以沉积在层间阻挡层130上。图案化的光致抗蚀剂层(未示出)可以形成在电介质层105上。图案化的光致抗蚀剂层可以包括负性图案。电介质层105可以根据光致抗蚀剂层的负性图案被蚀刻以形成第一开口316、第二开口318和第三开口320。电介质层105可以使用不蚀刻穿过第一金属层102的自形成阻挡层115的材料的蚀刻剂来被蚀刻。例如，自形成阻挡层115可以由al2o3形成，或者包括al2o3，并且蚀刻剂可以表现出相对于al2o3的低的蚀刻速率。形成第一开口可以暴露自形成阻挡层115的部分340。

图4可以示出在图1的集成电路器件100的制造期间的第二阶段。第二阶段可以在第一阶段之后执行。图4的第二阶段包括去除图3的自形成阻挡层115的部分340。自形成阻挡层115的部分340可以使用原位h基处理来被去除。去除紧邻第一开口316的自成型阻挡层115的部分340可以暴露图4的第一金属层102的部分440，并且可以产生第一修改的第一开口416。

图5可以示出在图1的集成电路器件100的制造期间的第三阶段。第三阶段可以在第二阶段之后执行(例如，在自形成阻挡层115的图3的部分340已经被去除之后)。图5的第三阶段包括在图4的第一修改的第一开口416中紧邻第一金属层102的暴露部分440(例如，经由局部或区域选择性沉积技术)选择性地形成传导层122。图5的传导层122可以选择性地形成在图4的第一修改的第一开口416中，使得图5的传导层122不形成在图4的第一修改的第一开口416的侧壁的至少一部分上和/或不形成在第一修改的第一开口416的外部。

图5的传导层122可以使用局部或区域选择性沉积技术或工艺(诸如cvd技术)选择性地沉积为紧邻图5的第一金属层102的暴露部分440。在一些示例中，传导层122可以由适于在图4的第一修改的第一开口416中紧邻第一金属层102的暴露部分440的局部或区域选择性沉积的任何传导材料(例如，任何金属)来形成，或者可以包括上述传导材料，其将与铝形成金属合金或化合物，并且不会主动扩散。当图5的传导层122的材料可以被沉积在图4的暴露部分440上时，图5的传导层122的传导材料可以适合于在图4的第一修改的第一开口416中的局部或区域选择性沉积，而不在图4的第一修改的第一开口416的侧壁上和/或在第一修改的第一开口416的外部沉积图5的传导层122的材料。在一些示例中，图5的传导层122的传导材料可以包括co或ti。在特定实现中，传导层122具有约1nm的厚度。在图4的第一修改的第一开口416中形成传导层122可以形成图5的第二修改的第一开口516。

图6和图7示出了在图1的集成电路器件100的制造期间的第四阶段。第四阶段可以在第三阶段之后进行。图6和图7的第四阶段包括在图5的第二修改的第一开口516中、在第二开口318和在第三开口320中形成图6的层119。例如，图6的层119可以在图5的第二修改的第一开口516中形成为紧邻(例如，直接接触)传导层122的暴露部分并且紧邻(例如，直接接触)限定第二修改的第一开口516的侧壁的电介质层105的暴露部分。另外地或替代地，图6的层119可以在图5的第二开口318中形成为紧邻(例如，直接接触)限定第二开口318的侧壁和/或第一表面(例如，下表面)的电介质层105的露出部分。另外地或替代地，图6的层119可以在图5的第三开口320中形成为紧邻(例如，直接接触)限定第三开口320的侧壁和/或第一表面(例如，下表面)的电介质层105的部分。图6的层119可以由铝形成，或者可以包括铝。

图7的自形成阻挡层114可以响应于图6的层119的部分的铝与电介质层105的电介质材料之间的化学反应来形成。该化学反应可以将层119的部分转变成图7的自形成阻挡层114，同时使得图6的层119的其它部分保持不变。图7的层119'可以对应于图6的层119的保持基本上(或完全)不变(例如，不与电介质层105的电介质材料发生化学反应)的部分。例如，沉积在图5的第二修改的第一开口516中的图6的层119的部分可以经由沉积在图5的第二修改的第一开口516中的图6的层119的部分与限定图5的第二修改的第一开口516的部分的电介质层105的暴露部分之间的化学反应来被转变成图1的互连113的自形成阻挡层114的部分。另外，沉积在图5的第二开口318中的图6的层119的部分可以经由沉积在图5的第二开口318中的图6的层119的部分与限定第二开口318的电介质层105的暴露部分之间的化学反应来被转变成图1的第二金属线108的自形成阻挡层114的部分。另外，沉积在图5的第三开口320中的图6的层119的部分可以经由沉积在图5的第三开口320中的图6的层119的部分与限定第三开口320的电介质层105的暴露部分之间的化学反应来被转变成图1的第三金属线112的自形成阻挡层114的部分。

图7的层119'可以促进包括铝的材料的(例如，经由cvd的)平滑沉积。例如，当图1的第二金属层104的主填充物使用上述三个主填充阶段和三种材料被形成时，层119'可以促进图1和图8至图16的层133和层135的平滑cvd。可替代地，当主填充物使用上述两个主填充阶段和两种材料被形成时，图7的层119'可促进图1和图8至图16的层133的平滑cvd，并且可以促进掺杂(例如，4％的cu掺杂)的铝材料的平滑cvd以填充图3的第一开口316的剩余部分并且填充第二开口318和第三开口320。

在图5的第二修改的第一开口516中形成图6的层119或图7的层119'可以产生图6和图7的第三修改的第一开口616。在图5的第二开口318中形成图6的层119或图7的层119'可以产生图6和图7的第一修改的第二开口618。另外，在图5的第三开口320中形成图6的层119或图7的层119'可以产生图6和图7的第一修改的第三开口620。

图8示出了在图1的集成电路器件100的制造期间的第五阶段。第五阶段可以在第四阶段之后进行。图8的第五阶段包括在图7的第三修改的第一开口616中(例如，经由局部或区域选择性沉积技术)选择性地形成层133。图8的层133可以使用局部或区域选择性沉积技术(诸如cvd技术)来选择性地形成。图8的层133可以通过在图7的第三修改的第一开口616中紧邻(例如，直接接触)限定图7的第三修改的第一开口616的层119'的至少一部分选择性地沉积层133的材料来选择性地形成在图7的第三修改的第一开口616中。在图7的第三修改的第一开口616中选择性地沉积图8的层133可以产生图8的第四修改的第一开口816。

层133的材料可以在约250摄氏度(℃)的温度下选择性地沉积。在约250℃下的层133的材料的沉积可以引起铝与图7的传导层122的传导材料(例如，co或ti)相互作用以形成图8的互扩散层103的金属合金。例如，层119'的铝和第一金属层102的铝可以与图7的传导层122的传导材料(例如，co或ti)相互作用以形成图8的互扩散层103。作为示例，当图7的传导层122由co形成或者包括co时，图8的层119'的铝和/或层133的铝可以与co相互作用以形成包括铝和钴的互扩散层103。在该示例中，互扩散层103可以由al9co2形成或者包括al9co2。互扩散层103可以用作em盖。

图9示出了在图1的集成电路器件100的制造期间的第六阶段。第六阶段可以在第五阶段之后进行。图9的第六阶段包括形成层135。例如，层135可以通过在图8的第四修改的第一开口816中、在第一修改的第二开口618中和在第一修改的第三开口620中非选择性地沉积层135的材料来形成。图9的层135的材料可以包括铝。

在一些示例中，层135的材料可以使用非选择性保形cvd技术来非选择性地沉积，以紧邻层119'的暴露部分并且紧邻层133的暴露部分来沉积层135的材料。例如，层135的材料可以被选择性地沉积为紧邻图8的第四修改的第一开口816中、第一修改的第二开口618中以及第一修改的第三开口620中的层119'的暴露部分，并且紧邻第四修改的第一开口816中的层133的暴露部分。形成图9的层135可以产生第五修改的第一开口916、第二修改的第二开口918和第二修改的第三开口920。

在一些示例中，图3的第一开口316的部分、第二开口318和第三开口320可以在图9的层135的形成时保持未被填充。在这些示例中，层135可以用作种子层，以促进使用物理气相沉积(pvd)的双镶嵌填充物的随后沉积。因此，图3的第一开口316、第二开口318和第三开口320可以在图9的第六阶段期间被部分填充。

可替代地，如上所述，可以使用两个主填充阶段来形成图1的第一金属线110、第二金属线108和/或第三金属线112的主填充物，并且如以下参考图10描述的第三主填充材料的沉积可以省略。当使用两个主填充阶段来形成图1的第二金属层104的主填充物时，层135可以包括掺杂有铜(例如，约4％的cu)的铝，并且形成主填充物的第二阶段(例如，图9的第六阶段)可以包括完全填充在图8的第五状态执行之后剩下要被填充的图3的第一开口316、第二开口318和第三开口320。在该示例中，图9的层135可以使用cvd技术来沉积。因此，图3的第一开口316、第二开口318和第三开口320可以在图9的第六阶段期间被完全填充。

图10示出了在图1的集成电路器件100的制造期间的第七阶段。第七阶段可以在第六阶段之后进行。当如上所述使用三个主填充阶段来形成第二金属层104的主填充物时，图10的第七阶段包括形成层137并且对第二金属层104的材料进行回流处理。例如，层137的材料可以沉积在图9的第五修改的第一开口916中、第二修改的第二开口918中、以及第二修改的第三开口920中紧邻层135的暴露部分。在一些示例中，图10的层137可以使用原位pvd技术来形成。层137的材料可以包括掺杂有铜的铝。

可替代地，当如上所述仅使用两个主填充阶段来形成图1的第二金属层104的主填充物时，第七阶段包括对第二金属层104执行回流处理，并且可以不包括形成图10的层137。

回流处理可以包括对包括铝的第二金属层104的材料(例如，层119'、层133、层135和/或层137)执行回流技术。回流处理可以在约400℃下进行。回流处理可以去除包括铝的第二金属层104(例如，层119'、层133、层135和/或层137)的材料中的晶界的点交叉(例如，三叉点)，从而改善第二金属层104的em行为。

图11示出了在图1的集成电路器件100的制造期间的第八阶段。第八阶段可以在第七阶段之后进行。第八阶段可以包括(例如，通过化学机械平坦化(cmp))对层119'的部分、自形成阻挡层114的部分、层135的部分、和/或图10的层137的部分进行平坦化，停止在电介质层105上。

图12示出了在图1的集成电路器件100的制造期间的第九阶段。第九阶段可以在第八阶段之后进行。第九阶段可以包括紧邻电介质层105沉积蚀刻停止层124。蚀刻停止层124可以由aln形成或者包括aln。

图13示出了在图1的集成电路器件100的制造期间的第十阶段。第十阶段可以在第九阶段之后进行。第十阶段可以包括紧邻蚀刻停止层124形成光致抗蚀剂层126。

图14示出了在图1的集成电路器件100的制造期间的第十一阶段。第十一阶段可以在第十阶段之后进行。第十一阶段可以包括图案化光致抗蚀剂层126并且将图案转移到蚀刻停止层124以形成开口128。光致抗蚀剂层126的图案可以通过各向同性(例如，使用湿法化学蚀刻)或各向异性地蚀刻蚀刻停止层124而被转移到蚀刻停止层124。

图15示出了在图1的集成电路器件100的制造期间的第十二阶段。第十二阶段可以在第十一阶段之后进行。第十二阶段可以包括通过开口128蚀刻电介质层105以形成第一气隙109和第二气隙111。电介质层105可以被各向同性(例如，使用湿法化学蚀刻)或各向异性地通过开口128被蚀刻。

图16示出了在图1的集成电路器件100的制造期间的第十三阶段。第十三阶段可以在第十二阶段之后进行。第十三阶段可以包括去除图15的光致抗蚀剂层126的剩余部分并且执行蚀刻后清洗(例如，湿法清洗或干法清洗)以去除蚀刻聚合物。

回到图1，示出了在集成电路器件100的制造期间的第十四阶段。第十四阶段可以在第十三阶段之后进行。第十四阶段可以包括通过紧邻蚀刻停止层124(例如，在其上、上方或之上)沉积(例如，使用非保形沉积技术)电介质材料132(例如，低k电介质材料)来密封第一气隙109和第二气隙111。

图3至图5和图17至图27(结合图2)示出了在包括互扩散层和自形成扩散阻挡层的器件的制造期间的阶段。例如，图3至图5和图17至图27的说明性阶段可以用于制造图2的集成电路器件200。图3至图5可以示出图2的集成电路器件200的制造期间的第一、第二和第三阶段，并且可以对应于图1的集成电路器件100的制造期间的第一、第二和第三阶段，或者可以如以上参考图1的集成电路器件100的制造期间的第一、第二和第三阶段所描述地来执行。

图17和图18示出了在图2的集成电路器件200的制造期间的第四阶段。第四阶段可以在第三阶段之后进行。图17和图18的第四阶段包括在图5的第二修改的第一开口516中(例如，经由局部或区域选择性沉积技术)选择性地形成图17的层233。图17的层233可以使用局部或区域选择性沉积技术(诸如cvd技术)选择性地形成在图5的第二修改的第一开口516中。图17的层233可以通过在图5的第二修改的第一开口516中紧邻(例如，直接接触)传导层122的暴露部分并且紧邻(例如，直接接触)限定第二修改的第一开口516的侧壁的电介质层105的暴露部分选择性地沉积图17的层233的材料来选择性地形成。

图18的自形成阻挡层1814可以响应于图17的层233的部分的铝与电介质层105的电介质材料之间的化学反应来形成。自形成阻挡层1814可以对应于互连213的图2的自形成阻挡层214的部分。该化学反应可以将图17的层233的部分转变成图18的自形成阻挡层1814，同时使得图17的层233的其他部分保持不变。图18的层233'可以对应于图17的层233的保持基本上(或完全)不变(例如，不与电介质层105的电介质材料发生化学反应)的部分。例如，沉积在图5的第二修改的第一开口516中的图17的层233的部分可以经由沉积在图5的第二修改的第一开口516中的图17的层233的部分与限定第二修改的第一开口516的部分的电介质层105的部分之间的化学反应来被转变成图2的互连213的自形成阻挡层214的部分。在图5的第二修改的第一开口516中形成图17的图233或图18的层233'可以产生图17和图18的第三修改的第一开口1716。

图17的层233的材料可以在约250摄氏度(℃)的温度下选择性地沉积。在约250℃下的层233的材料的沉积可以引起铝与传导层122的传导材料(例如，co或ti)相互作用以形成图18的互扩散层103。例如，图17的层233的铝或图18的层233'的铝和第一金属层102的铝可以与图17的传导层122的传导材料(例如，co或ti)相互作用以形成图18的互扩散层103。作为示例，当图17的传导层122由co形成或者包括co时，层233的铝可以与co相互作用以形成包括al和co的图18的互扩散层103。在该示例中，互扩散层103可以由al9co2形成，或者可以包括al9co2。互扩散层103可以用作em盖。

图19和图20示出了在图2的集成电路器件200的制造期间的第五阶段。第五阶段可以在第四阶段之后进行。图19和图20的第五阶段包括形成图19的层235。例如，层235可以通过在图18的第三修改的第一开口1716中、在图3的第二开口318中、以及在图3的第三开口320中非选择性地沉积层235的材料来形成。图19的层235的材料可以包括铝。在一些示例中，层235的材料可以使用非选择性保形cvd技术紧邻电介质层105的暴露部分并且紧邻层233'和自形成阻挡层1814的暴露部分沉积层235的材料来非选择性地沉积。形成图19的层235可以产生第四修改的第一开口1916、第一修改的第二开口1918和第一修改的第三开口1920。

图20的自形成阻挡层2014可以响应于电介质层105的电介质材料与图19的层235的铝之间的化学反应来形成。自形成阻挡层2014可以对应于互连213的图2的自形成阻挡层214的部分、第二金属线208的自形成阻挡层214的部分和第三金属线212的自形成阻挡层214的部分。化学反应可以将图19的层235的部分转变成图20的自形成障碍物2014，同时使得图19的层235的其它部分保持不变。图20的层235'可以对应于图19的层235的保持基本上(或完全)不变(例如，不与电介质层105的电介质材料发生化学反应)的部分。

例如，沉积在图18的第三修改的第一开口1716中的图19的层235的部分经由沉积在图18的第三修改的第一开口1716中的图19的层235的部分与限定第三修改的第一开口1716的部分的电介质层105的部分之间的化学反应来被转变成图2的互连213的自形成阻挡层214的部分。作为另一示例，沉积在图18的第二开口318中的图19的层235的部分可以经由沉积在图18的第二开口318中的图19的层235的部分与限定第二开口318的部分的电介质层105的部分之间的化学反应来被转变成图2的第二金属线208的自形成阻挡层214的部分。作为另一示例，沉积在图18的第三开口320中的图19的层235的部分可以经由沉积在图18的第三开口320中的图19的层235的部分与限定第三开口320的部分的电介质层105的部分之间的化学反应来被转变成图2的第三金属线212的自形成阻挡层214的部分。

在一些示例中，图3的第一开口316的部分、第二开口318和第三开口320可以在图19的层235的形成时保持未被填充。在这些示例中，层235可以用作种子层，以促进使用物理气相沉积(pvd)随后沉积双镶嵌填充物。因此，图3的第一开口316、第二开口318和第三开口320可以在图19的第六阶段期间被部分填充。

可替代地，如上所述，可以使用两个主填充阶段来形成图2的第一金属线210、第二金属线208和/或第三金属线212的主填充物，并且如以下参考图21描述的第三主填充材料的沉积可以省略。当使用两个主填充阶段来形成图2的第二金属层204的主填充物时，图19的层235可以包括掺杂有铜(例如，约4％的铜)的铝，并且形成主填充物的第二阶段可以包括完全填充在图17和图18的第五状态执行之后留下要被填充的图3的第一开口316、第二开口318和第三开口320的部分。在该示例中，图19的层235可以使用cvd技术来沉积。因此，图3的第一开口316、第二开口318和第三开口320可以在图19和图20的第六阶段期间被完全填充。

图21示出了在图2的集成电路器件200的制造期间的第六阶段。第六阶段可以在第五阶段之后进行。当如上所述使用三个主填充阶段来形成第二金属层204的主填充物时，图21的第六阶段包括形成层237并且对第二金属层204的材料进行回流处理。例如，层237的材料可以沉积在图20的第四修改的第一开口1916中、第一修改的第二开口1918中、以及第一修改的第三开口1920中紧邻层235'的暴露部分。在一些示例中，图21的层237可以使用原位pvd技术来形成。层237的材料可以包括掺杂有铜的铝。

可替代地，当如上所述仅使用两个主填充阶段来形成图2的第二金属层204的主填充物时，第六阶段包括对第二金属层204执行回流处理，并且可以不包括形成图21的层237。

回流处理可以包括对包括铝的第二金属层204(例如，层233'、层235'和/或层237)的材料执行回流技术。回流处理可以在约400℃下进行。回流处理可以去除包括铝的第二金属层204(例如，层233、层235、和/或层237)的材料中的晶界的点交叉(例如，三叉点)，从而改善第二金属层204的em行为。

图22示出了在图2的集成电路器件200的制造期间的第七阶段。第七阶段可以在第六阶段之后进行。第七阶段可以包括(例如，通过化学机械平坦化(cmp))对图21的自形成阻挡层2014的部分、图21的层235'的部分、和/或图21的层237的部分进行平坦化，停止在电介质层105上。

图23示出了在图2的集成电路器件200的制造期间的第八阶段。第八阶段可以在第七阶段之后进行。第八阶段可以包括紧邻电介质层105沉积蚀刻停止层224。蚀刻停止层224可以由aln形成或者包括aln。

图24示出了在图2的集成电路器件200的制造期间的第九阶段。第九阶段可以在第八阶段之后进行。第九阶段可以包括紧邻蚀刻停止层224形成光致抗蚀剂层226。

图25示出了在图2的集成电路器件200的制造期间的第十阶段。第十阶段可以在第九阶段之后进行。第十阶段可以包括图案化光致抗蚀剂层226并且将图案转移到蚀刻停止层224以形成开口228。光致抗蚀剂层226的图案可以通过各向同性地(例如，使用湿法化学蚀刻)或各向异性地蚀刻蚀刻停止层224而被转移到蚀刻停止层224。

图26示出了在图2的集成电路器件200的制造期间的第十一阶段。第十一阶段可以在第十阶段之后进行。第十一阶段可以包括通过开口228蚀刻电介质层105以形成第一气隙209和第二气隙211。电介质层105可以被各向同性(例如，使用湿法化学蚀刻)或各向异性地通过开口228被蚀刻。

图27示出了在图2的集成电路器件200的制造期间的第十二阶段。第十二阶段可以在第十一阶段之后进行。第十二阶段可以包括去除图26的光致抗蚀剂层226的剩余部分并且执行蚀刻后清洗(例如，湿法清洗或干法清洗)以去除蚀刻聚合物。

回到图2，示出了在集成电路器件200的制造期间的第十三阶段。第十三阶段可以在第十二阶段之后进行。第十三阶段可以包括通过紧邻蚀刻停止层224(例如，在其上、上方或之上)沉积(例如，使用非保形沉积技术)电介质材料232(例如，低k电介质材料)来密封第一气隙209和第二气隙211。

参考图28，描述了制造集成电路器件的方法的说明性示例的流程图。集成电路器件可以对应于图1的集成电路器件100或图2的集成电路器件200。

图28的方法包括在2810处在电介质层中形成第一开口。第一开口可以对应于图4的第一修改的第一开口416。形成第一修改的第一开口416可以包括如以上参考图3的第一阶段所述地形成图3的第一开口316，以及还可以包括如以上参考图4的第二阶段所述地在自形成阻挡层115的部分340上进行原位h基处理。图4的第一修改的第一开口416可以暴露第一金属层102的部分440。

图28的方法还包括在2820处形成互扩散层。互扩散层可以对应于图1和图8至图16的互扩散层103或者图2和图18至图27的互扩散层203。图1和图8至图16的互扩散层103或者图2和图18至图27的互扩散层203可以在图1的集成电路器件100的制造期间如以上参考图5至图8的第三至第五阶段所述地形成，或者可以在图2的集成电路器件200的制造期间如以上参考图5、图17和图18的第三和第四阶段所述地形成。

例如，图1和图8至图16的互扩散层103或者图2和图18至图27的互扩散层203可以至少部分通过在第一开口(例如，图4的第一修改的第一开口416)中紧邻第一金属层102(例如，紧邻暴露的部分440)形成传导层来形成，如以上参考图5所描述。

图1和图8至图16的互扩散层103或者图2和图18至图27的互扩散层203还可以至少部分通过紧邻传导层122沉积第二金属层的材料来形成。例如，图6的层119可以如以上参考图6和图7的第五阶段所述地沉积。作为另一示例，图17的层233可以如以上参考图17和图18的第四阶段所述地沉积。形成图1和图8至图16的互扩散层103还可以包括在第一开口内(例如，在图7的第二修改的第一开口中)选择性地沉积图8的层133。

如上所述，图8的层133或图17的层233可以在约250摄氏度(℃)下使用cvd工艺来选择性地沉积。图8的层133或图17的层233在约250℃下的沉积可以引起铝与图7或图17的传导层122相互作用以形成图1和图8至图16的互扩散层103或者图2和图18至图27的互扩散层203。例如，当使用图6的层119时，层119的铝和第一金属层102的铝可以与传导层122的传导材料(例如，co或ti)相互作用以形成图1的集成电路器件100的互扩散层103。可替代地，图6的层119可以不形成，并且图17的第一金属层102的铝和层233的铝可以与传导层122的传导材料(例如，co或ti)相互作用，以形成图2的集成电路器件200的互扩散层203。

图28的方法还可以包括对包括铝的第二金属层的材料进行回流处理。回流处理可以对第二金属层的材料进行，如以上参考图10的第七阶段或图21的第六阶段所描述。

图28的方法还可以包括在2830处在第一金属线与第二金属线之间形成气隙。气隙可以对应于图1的集成电路器件100的第一气隙109或第二气隙111，并且可以如以上参考图12至图15的第九至第十二阶段所述地形成。可替代地，气隙可以对应于图2的集成电路器件200的第一气隙209或第二气隙211，并且可以如以上参考图23至图26的第八至第十一阶段所述地形成。

图28的方法还可以包括在2840处密封气隙。例如，图1的集成电路器件100的第一气隙109和/或第二气隙111可以通过紧邻图1的蚀刻停止层124(例如，在其上、上方或之上)沉积电介质材料来被密封，如以上参考图1的第十四阶段所描述。例如，第一气隙109和第二气隙111可以通过紧邻蚀刻停止层124沉积电介质材料132来被密封。

作为另一示例，图2的集成电路器件200的第一气隙209和/或第二气隙211可以通过紧邻图2的蚀刻停止层224(例如，在其上、上方或之上)沉积电介质材料来被密封，如以上参考图2的第十三阶段所描述。例如，第一气隙209和第二气隙211可以通过紧邻蚀刻停止层224沉积电介质材料232来被密封。

参考图29，描绘了电子器件的特定说明性示例的框图，其总体上被标示为2900。电子器件2900包括处理器2910，诸如数字信号处理器(dsp)，处理器2910耦合到存储器2932(例如，随机存取存储器(ram)、闪存、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、寄存器、硬盘、可移除磁盘、光盘只读存储器(cd-rom)、或本领域已知的任何其他形式的非暂态存储介质)。处理器2910可以包括一个或多个集成电路器件，其包括互扩散层。例如，处理器2910可以包括图1的集成电路器件100、图2的集成电路器件200、或这二者。

图29还示出了耦合到处理器2910和显示器2928的显示控制器2926。编码器/解码器(codec)2934也可以耦合到处理器2910。扬声器2936和麦克风2938可以耦合到codec2934。

图29还指示无线控制器2940可以耦合到处理器2910，并且还可以耦合到天线2942。在特定实现中，处理器2910、显示控制器2926、存储器2932、codec2934和无线控制器2940被包括在系统级封装件或片上系统器件2922中。在特定实现中，输入设备2930和电源2944耦合到片上系统器件2922。此外，在具体实现中，如图29所示，显示器2928、输入设备2930、扬声器2936、麦克风2938、天线2942和电源2944在片上系统器件2922外部。然而，显示器2928、输入设备2930、扬声器2936、麦克风2938、天线2942和电源2944中的每个可以耦合到片上系统器件2922的部件，诸如接口或控制器。

上述公开的器件和功能可以被设计和配置为存储在计算机可读介质上的计算机文件(例如rtl、gdsii、gerber等)。可以将一些或所有这样的文件提供给基于这样的文件来制造设备的制造处理程序。所得到的产品包括半导体晶片，其然后被切割成半导体裸片并且封装成半导体芯片。芯片然后被集成到电子装置中，如参考图30进一步描述。

参考图30，描绘了集成电路器件制造(例如，制造)工艺的特定说明性示例，其总体上被指定为3000。物理器件信息3002在制造过程3000处被接收，诸如在研究计算机3006处。物理器件信息3002可以包括表示半导体器件(诸如图1的集成电路器件100或图2的集成电路器件200)的至少一种物理特性的设计信息。例如，物理器件信息3002可以包括表示关于图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212、或其任何组合的物理参数、材料特性和/或结构信息的设计信息。例如，物理器件信息3002可以包括经由耦合到研究计算机3006的用户界面3004输入的物理参数、材料特性和结构信息。研究计算机3006包括处理器3008，诸如一个或多个处理核，处理器3008耦合到计算机可读介质(例如，非暂态计算机可读存储介质)，诸如存储器3010。存储器3010可以存储可执行以引起处理器3008对物理器件信息3002进行变换以符合文件格式并生成库文件3012的计算机可读指令。

在特定实现中，库文件3012包括至少一个数据文件，其包括变换后的设计信息。例如，库文件3012可以包括半导体器件(包括具有图1的集成电路器件100的器件和/或具有图2的集成电路器件200的器件)的库，其被提供用于与电子设计自动化(eda)工具3020一起使用。

库文件3012可以在包括耦合到存储器3018的处理器3016(诸如一个或多个处理核)的设计计算机3014处与eda工具3020结合使用。eda工具3020可以作为处理器可执行指令被存储在存储器3018处，以使得设计计算机3014的用户能够设计包括库文件3012的图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合的电路。例如，设计计算机3014的用户可以经由耦合到设计计算机3014的用户界面3024来输入电路设计信息3022。电路设计信息3022可以包括表示半导体器件的至少一部分(诸如图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合)的至少一个物理特性的设计信息。为了说明，电路设计特性可以包括特定电路的识别和与电路设计中的其他元件的关系、定位信息、特征尺寸信息、互连信息、或表示半导体器件的物理特性的其它信息。

设计计算机3014可以被配置为将设计信息(包括电路设计信息3022)变换为符合文件格式。为了说明，文件格式可以包括表示平面几何形状、文本标签以及关于分层格式的电路布局的其他信息的数据库二进制文件格式，诸如图形数据系统(gdsii)文件格式。除了其他电路或信息，设计计算机3014可以被配置为生成包括变换后的设计信息的数据文件，诸如包括描述图1的集成电路器件100和/或图2的集成电路器件200的信息的gdsii文件3026。为了说明，数据文件可以包括对应于片上系统(soc)的信息，其中soc包括图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212、或其任何组合，并且还包括soc内的附加电子电路和部件。

gdsii文件3026可以在制造过程3028处接收以根据gdsii文件3026中的变换后的信息来制造图1的集成电路器件100和/或图2的集成电路器件200。例如，器件制造过程可以包括向掩模制造商3030提供gdsii文件3026以创建一个或多个掩模，诸如用于与光刻处理一起使用的掩模，其被示出为掩模3032。掩模3032可以在制造过程中使用以产生一个或多个晶片3034，晶片3034可以被测试和分离成裸片，诸如代表性的裸片3036。裸片3036包括电路，该电路包括具有图1的集成电路器件100和/或图2的集成电路器件200的器件。

例如，制造过程3028可以包括处理器3031和存储器3033以发起和/或控制制造过程3028。存储器3033可以包括可执行指令，诸如计算机可读指令或处理器可读指令。可执行指令可以包括由诸如处理器3031等计算机可执行的一个或多个指令。在特定实现中，可执行指令可以引起计算机执行图28的方法2800或其至少一部分。

制造过程3028可以由完全自动化或部分自动化的制造系统来实现。例如，制造过程3028可以根据时间表被自动化。制造系统可以包括执行形成半导体器件的一个或多个操作的制造设备(例如，处理工具)。例如，制造设备可以被配置为使用化学气相沉积(cvd)和/或物理气相沉积(pvd)来沉积一种或多种材料、使用单掩模或多掩模光刻蚀工艺(例如，双掩模lele)来对材料进行图案化、使用光刻冷冻-光刻蚀(lfle)工艺来对材料进行图案化、使用自对准双图案化(sadp)工艺来对材料进行图案化、外延生长一种或多种材料、保形地沉积一种或多种材料、施加硬掩模、施加蚀刻掩模、执行蚀刻、执行平坦化、形成虚拟栅极堆叠、形成栅极堆叠、执行标准清洗1型等。在特定实现中，制造工艺3028对应于与小于14nm(例如，10nm、7nm等)的技术节点相关联的半导体制造工艺。用于制造器件(例如，包括图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合)的具体工艺或工艺组合可以基于设计约束和可用材料/设备。因此，可以在器件的制造过程中使用与参考图1至图30所描述的不同的处理。

制造系统(例如，执行制造过程3028的自动化系统)可以具有分布式架构(例如，层级)。例如，制造系统可以包括一个或多个处理器(诸如处理器3031)、一个或多个存储器(诸如存储器3033)、和/或根据分布式架构分布的控制器。分布式架构可以包括控制或发起一个或多个低级系统的操作的高级处理器。例如，制造过程3028的高级部分可以包括一个或多个处理器，诸如处理器3031，并且低级系统每个可以包括一个或多个相应的控制器或者可以被一个或多个相应的控制器控制。特定的低级系统的特定控制器可以从特定的高级系统接收一个或多个指令(例如，命令)，可以向从属模块或处理工具发出子命令，并且可以将状态数据传回给特定的高级别。一个或多个低级系统中的每一个可以与一个或多个相应的制造设备(例如，处理工具)相关联。在特定实现中，制造系统可以包括分布在制造系统中的多个处理器。例如，低级系统部件的控制器可以包括处理器，诸如处理器3031。

可替代地，处理器3031可以是制造系统的高级系统的部分、子系统或部件。在另一实现中，处理器3031包括制造系统的各种级别和部件处的分布式处理。

包含在存储器3033中的可执行指令可以使得处理器3031能够形成图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合(或发起其形成)。在特定实现中，存储器3033是存储由处理器3031可执行以引起处理器3031根据图28的方法2800的至少一部分来发起器件的形成的计算机可执行指令的非暂态计算机可读介质。例如，计算机可执行指令可以可执行以引起处理器3031发起图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合的形成。作为说明性示例，处理器3031可以发起或控制图28的方法2800的一个或多个步骤。

裸片3036可以被提供到封装过程3038，其中裸片3036被结合到代表性封装件3040中。例如，封装件3040可以包括单个裸片3036或多个裸片，诸如系统级封装(sip)布置。封装件3040可以被配置为符合一个或多个标准或规格，诸如联合电子器件工程委员会(jedec)标准。

关于封装件3040的信息可以被分发到各种产品设计者，诸如经由存储在计算机3046中的组件库。计算机3046可以包括耦合到存储器3050的处理器3048，诸如一个或多个处理核。印刷电路板(pcb)工具可以作为处理器可执行指令存储在存储器3050处，以处理经由用户界面3044从计算机3046的用户接收的pcb设计信息3042。pcb设计信息3042可以包括电路板上的封装的半导体器件的物理定位信息，封装的半导体器件对应于包括以下各项的封装件3040：图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合。

计算机3046可以被配置为转变pcb设计信息3042以生成数据文件，诸如gerber文件3052，其具有包括电路板上的封装的半导体器件的物理定位信息以及诸如迹线和通孔的电连接的布局的数据，其中封装的半导体器件对应于包括以下各项的封装件3040：图1的互扩散层103、第一气隙109、第二气隙111、互连113、第二金属线108、第三金属线112、图2的互扩散层203、第一气隙209、第二气隙211、互连213、第二金属线208、第三金属线212或其任何组合。在其他实现中，由变换后的pcb设计信息生成的数据文件可以具有不同于gerber格式的格式。

gerber文件3052可以在板组装过程3054处被接收并且用于创建根据存储在gerber文件3052内的设计信息制造的pcb，诸如代表性pcb3056。例如，gerber文件3052可以被上传到一个或多个机器以执行pcb生产过程的各个步骤。pcb3056可以用包括封装件3040的电子部件填充以形成代表性印刷电路组件(pca)3058。

pca3058可以在产品制造过程3060处被接收并且被集成到一个或多个电子器件中，诸如第一代表性电子器件3062和第二代表性电子器件3064。例如，第一代表性电子器件3062、第二代表性电子器件3064或二者可以包括或对应于图29的电子器件2900。作为说明性的非限制性示例，第一代表性电子器件3062、第二代表性电子器件3064或二者可以包括通信设备、固定位置数据单元、移动位置数据单元、移动电话、蜂窝电话、卫星电话、计算机、平板电脑、便携式计算机或台式计算机。替代地或另外地，第一代表性电子器件3062、第二代表性电子器件3064或二者可以包括机顶盒、娱乐单元、导航设备、个人数字助理(pda)、监视器、计算机监视器、电视机、调谐器、收音机、卫星广播、音乐播放器、数字音乐播放器、便携式音乐播放器、视频播放器、数字视频播放器、数字视频盘(dvd)播放器、便携式数字视频播放器、存储或取回数据或计算机指令的任何其他设备、或其组合，图1的集成电路器件100和/或图2的集成电路器件200被集成在其中。

作为另一说明性的非限制性示例，电子器件3062和3064中的一个或多个可以包括远程单元(诸如移动电话)、手持个人通信系统(pcs)单元、便携式数据单元(诸如个人数据助理)、全球定位系统(gps)设备、导航设备、固定位置数据单元(诸如抄表设备)、或者存储或取回数据或计算机指令的任何其他设备、或其任何组合。尽管图30示出了根据本公开的教导的远程单元，但是本公开不限于这些所示的单元。本公开的示例、实现和/或方面可以适用于包括有源集成电路(包括存储器和片上电路)的任何设备。例如，电子器件3062和3064中的一个或多个可以包括汽车、卡车、飞机、船、其他车辆、或电器(诸如冰箱、微波炉、洗衣机、安全系统、其他电器)、或其组合。在特定实现中，电子器件3062和3064中的一个或多个可以利用存储器和/或无线通信。

包括图1的集成电路器件100和/或图2的集成电路器件200的装置可以被制造、处理和并入到电子装置中，如在说明性过程3000中所描述的。关于图1至图29公开的实现的一个或多个方面可以被包括在各种处理阶段，诸如在库文件3012、gdsii文件3026(例如，具有gdsii格式的文件)和gerber文件3052(例如，具有gerber格式的文件)中，以及存储在研究计算机3006的存储器3010、设计计算机3014的存储器3018、计算机3046的存储器3050、在各个阶段(诸如在板组装过程3054)使用的一个或多个其他计算机或处理器(未示出)的存储器处，并且还并入一个或多个其他物理实现中，诸如掩模3032、裸片3036、封装件3040、pca3058、或其他产品(诸如原型电路或器件(未示出))、或其任何组合中。虽然描绘了从物理器件设计到最终产品的各种代表性的生产阶段，但是在其他实现中可以使用更少的阶段或者可以包括附加阶段。类似地，过程3000可以由单个实体或者由执行过程3000的各个阶段的一个或多个实体来执行。

尽管图1至图30中的一个或多个可以示出根据本公开的教导的系统、器件和/或方法，但是本公开不限于这些所示的系统、器件和/或方法。可以在包括具有存储器、处理器和片上电路的集成电路的任何装置中适当地使用本公开的示例、实现或方面。

如本文所示或所描述的图1至图30中任一个图的一个或多个功能或部件可以与图1至图30中的另一个图的一个或多个其它部分组合。因此，本文中所描述的任何单个示例、实现或方面都不应当被解释为限制，并且可以在不脱离本公开内容的教导的情况下适当地组合本公开的示例、实现或方面。

本领域技术人员将进一步了解，结合本文中公开的示例、实现或方面描述的各种说明性逻辑块、配置、模块、电路和算法步骤可以被实现为电子硬件、由处理器执行的计算机软件、或二者的组合。以上已经在其功能方面一般地描述了各种说明性的部件、块、配置、模块、电路和步骤。这样的功能被实现为硬件还是处理器可执行指令取决于施加在整个系统上的特定应用和设计约束。技术人员可以针对每个特定应用以不同的方式来实现所描述的功能，但是这种实现决定不应当被解释为导致偏离本公开的范围。

结合本文中公开的示例、实现或方面描述的方法或算法的步骤可以直接用硬件、用由处理器执行的软件模块、或者用二者的组合来实施。软件模块可以驻留在随机存取存储器(ram)、闪存、只读存储器(rom)、可编程只读存储器(prom)、可擦除可编程只读存储器(eprom)、电可擦除可编程只读存储器(eeprom)、寄存器、硬盘、可移除磁盘、光盘只读存储器(cd-rom)、或本领域已知的任何其他形式的非状态存储介质中。示例性存储介质耦合到处理器，使得处理器可以从存储介质读取信息和向存储介质写入信息。在替代方案中，存储介质可以与处理器成一体。处理器和存储介质可以驻留在专用集成电路(asic)中。asic可以驻留在计算设备或用户终端中。在替代方案中，处理器和存储介质可以作为分立部件驻留在计算设备或用户终端中。存储设备不是信号。

提供对所公开的示例、实现或方面的先前描述以使本领域技术人员能够制作或使用所公开的示例、实现或方面。对这些示例、实现或方面的各种修改对于本领域技术人员将是显而易见的，并且在不脱离本公开的范围的情况下，本文中定义的原理可以应用于其他示例、实现或方面。因此，本公开不旨在限于本文中所示的示例、实现或方面，而是符合与所附权利要求所限定的原理和新颖特征一致的最广范围。