专利名称：制造半导体器件的晶体管的方法
技术领域：
本发明涉及制造半导体器件的晶体管的方法，特别涉及下述的制造半导体器件的晶体管的方法，通过特殊注入4-价杂质离子和随后进行的源/漏区的形成工艺，在部分硅衬底的非结晶硅区形成源漏区，该方法可能抑制沟道作用现象，形成浅结，增加器件的可靠性。
通常，作为逐渐高集成的和进一步小型化的半导体器件，要进一步缩短栅的沟道长度。在制造沟道长度小于0.5μm的半导体器件的情况，将形成浅结和低阻，以抑制沟道作用现象和增加驱动能力。
图1A到图1C是器件的剖视图，表示制造半导体器件的晶体管的常规方法。
图1A是表示下述状况的剖视图，在硅衬底1上形成栅氧化膜2，在栅氧化膜2上面形成多晶硅，此后，利用栅电极作掩模(未表示)，进行光刻工艺和腐蚀多晶硅工艺，形成栅电极3，最后进行LDD离子注入工艺。
关于LDD离子，在制造PMOS晶体管时，注入P-型杂质离子，在制造NMOS晶体管时注入N-型杂质离子。
图1B是表示下述状况的剖视图，在栅电极3的侧壁形成氧化膜隔离层4，在包括栅电极3和氧化膜隔离层4的整个结构上面形成要被去掉的氧化膜5，以后进行源/漏杂质离子注入。
对于源/漏杂质离子，在制造PMOS晶体管时，注入P+型杂质离子在制造NMOS晶体管时，注入N-型杂质离子。
图1C是表示除去要被去掉的氧化膜5下述状况的剖视图，通过热处理，扩散LDD离子和上述工艺注入的源/漏杂子离子进入硅衬底1内部，形成LDD区6和源/漏区7。
如上所述，在形成PMOS晶体管的结时，主要利用硼离子作为杂质离子，但是，存在下述问题，由于硼离子具有快扩散特性，结源变成大约0.2到0.3μm，所以不能形成浅结，而在利用BF2离子的情况由于氟离子穿进栅氧化膜，结果使栅氧化膜的膜质量降低。在形成NMOS晶体管的结时，由于注入比硼离子重的As或P离子作为杂质离子，虽然容易形成浅结，但仍然存在问题，即当逐步增大集成度和小型化半导体器件时，则难于保证形成浅结区。
因此，本发明的目的是提供一种制造半导体器件的晶体管的方法，以便解决上述问题，它采用硅衬底的非结晶部分，通过注入4-价杂质离子，然后进行源/漏区形成工艺，在其上形成源/漏区。
一种按照本发明制造半导体器件的晶体管的方法，其特征是包括下列步骤，在硅衬底上形成栅电极；通过把杂质离子注入到硅衬底要形成源/漏区的部分中，形成非结晶硅层；进行LDD离子注入工艺；在栅电极侧壁上形成氧化膜隔离层和在包括栅电极和氧化膜隔离层的整个结构上进行源/漏杂质注入工艺；通过热处理工艺，形成有LDD结构的结。
为较充分地理解本发明的特征和目的，将参考下列附图进行详细的叙述图1A到图1C是表示制造半导体器件的晶体管的一种常规方法的剖视图。
图2A到图2E是表示制造本发明的半导体器件的晶体管的一种方法的剖视图。
下面参考附图详细说明本发明的第1实施例。
图1A到图1C是表示如上所述的一种制造半导体器件的晶体管方法的剖视图。
图2A到图2E是表示按照本发明一种制造半导体器件的晶体管的方法的剖视图。
图2A是表示下述状况的剖视图，在硅衬底1上形成栅氧化膜2，在栅氧化膜2上形成多晶硅，以后，利用栅电极作为掩模(未表示)通过光刻工艺和腐蚀多晶硅工艺，形成栅电极3。
图2B是表示下述状况的剖视图，在部分硅衬底1上形成非结晶硅层8，在该处，要通过离子注入工艺注入4-价杂质离子，形成源/漏区。
图2C是表示下述状况的剖视图，通过LDD离子注入工艺，在非结晶硅层8上，形成LDD区6。
图2D是表示下述状况的剖视图，在栅电极的侧壁形成氧化膜隔离层4，并且通过源/漏杂质离子注入工艺，在包括栅极3和氧化膜隔离层4的整个结构上，形成源/漏区7。
对源/漏杂质离子，在制造PMOS晶体管时，注入P+型杂质离子，在制造NMOS晶体管时，注入N+型杂质离子。
图2E是表示下述状况的剖视图，通过热处理工艺，扩散LDD区和源/漏区7的杂质，形成晶体管的结9。
作为第2实施例，一种制造半导体器件的晶体管的方法包括下述步骤，在硅衬底上形成栅电极；通过把杂质离子注入到硅衬底要形成源/漏区的部分中要形成非结晶硅层，在包括栅极的整个结构上进行源/漏杂质粒子注入工艺；通过热处理工艺形成结。
对于源/漏杂质离子，在制造PMOS晶体管时，注入P+型杂质离子在制造NMOS晶体管时，注入N+型杂质离子。
作为第3实施例，一种制造半导体器件的晶体管的方法，包括下列步骤在硅衬底上形成栅电极；通过把杂质离子注入到要形成源/漏区的硅衬底的部分中，形成非结晶硅；在栅电极的侧壁形成氧化膜隔离层，在包括栅电极和氧化膜隔离层的整个结构上进行源/漏杂质离子注入工艺；通过热处理工艺形成结。
对于源/漏杂质离子，在制造PMOS晶体管时，注入P+杂质离子，在制造NMOS晶体管时，注入N+型杂质离子。
如上所述，本发明有非常好的效果，即在要形成源/漏区的非结晶部分硅衬底上，注入4-价的杂质离子，以后，进行源/漏区形成工艺，则抑制半导体的沟道作用现象，可能形成浅结，并且可能改善器件的可靠性。
权利要求
1.一种制造半导体器件的晶体管的方法，包括下列步骤，在硅衬底上形成栅极；把杂质离子注入要形成源/漏区的衬底的一部分中，形成非晶硅层；进行LDD离子注入工艺；在所述的栅极侧壁上形成氧化膜隔离层，在包括所述的栅极和氧化膜隔离层的整个结构上进行源/漏杂质注入；进行热处理工艺，形成LDD结构的结区。
2.按照权利要求1的方法，其特征是，为形成所述的非晶硅层注入所述的杂质离子是4-价的杂质离子。
3.按照权利要求1的方法，其特征是所述的LDD离子在制造PMOS晶体管时是P-型杂质离子，在制造NMOS晶体管时是N-型杂质离子。
4.按照权利要求1的方法，其特征是所述的源/漏杂质离子在制造PMOS晶体管时是P+型杂质离子，在制造NMOS晶体管时是N+型杂质离子。
5.一种制造半导体器件的晶体管的方法，包括下列步骤，在硅衬底上形成栅极；把杂质离子注入到硅衬底上要形成源/漏的部分中；在包括所述的栅极的整个结构上注入源/漏杂质子；利用热处理形成结。
6.按照权利要求5的方法，其特征是为形成所述的非晶硅层，注入所述的杂质离子是4价的杂质离子。
7.按照权利要求5的方法，其特征是所述的源/漏杂质离子，在制造PMOS晶体管时是P+型杂质离子，在制造NMOS晶体管时是N+型杂质离子。
8.一种制造半导体器件的晶体管的方法，包括下列步骤，在硅衬底形成栅极；把杂质离子注入到要形成源/漏区的衬底的一部分中，以形成非晶硅层；在所述的栅极的侧壁上形成氧化膜隔离层，在包括所述的栅极和氧化膜隔离层的整个结构上注入源/漏杂质离子；利用热处理形成结。
9.按照权利要求8的方法，其特征是为形成所述的非晶硅层注入所述的杂质离子是4-价的杂质离子。
10.按照权利要求的方法，其特征是，所述的源/漏杂质离子，在制造PMOS晶体管时是P+型杂质离子，在制造NMOS晶体管时是N+型杂质离子。
全文摘要
本发明公开了一种制造半导体器件的晶体管的方法。本发明涉及一种制造半导体器件的晶体管的方法，通过注入4价的杂质离子，在要形成源/漏区的硅衬底的部分中，形成非结晶硅层，可能抑制沟道作用现象，形成浅结，增加器件的可靠性。
文档编号H01L21/02GK1146627SQ9611000
公开日1997年4月2日 申请日期1996年5月9日 优先权日1995年5月9日
发明者朴莹泽, 吴荣均, 金义式 申请人:现代电子产业株式会社