专利名称：元件形成用衬底及其制造方法和半导体装置的制作方法
技术领域：
本发明涉及例如在SOI(绝缘体上的硅)衬底上设置了非SOI区域的元件形成用衬底及其制造方法。再者，涉及使用了该衬底的半导体装置。
背景技术：
近年来，为了提高LSI(大规模集成电路)的系统性能而在同一半导体芯片上集成逻辑电路和DRAM的技术正受到注目。另一方面，为了谋求以MOSFET为中心而构成的逻辑电路的高性能化，不是在现有的硅衬底上而是在薄膜SOI衬底上形成的SOI-MOSFET正在崭露头角，在高性能逻辑用途方面已开始了实用化。在这些趋势中，当务之急是开发在SOI的高性能逻辑芯片上混合装载了DRAM的LSI。
但是，对于SOI-MOSFET来说，由于形成有沟道的体(body)区的电位是浮动的，故由于所谓的衬底浮游效应的缘故，产生伴随电路工作的漏泄电流或阈值等的特性变动。因此，不适合应用于象DRAM的单元晶体管或读出放大器电路那样对漏泄电流水平、阈值离散性、噪声等的要求严格的电路。为了从根本上解决衬底浮游效应，必须对于MOSFET图形设置来自体部的引出元件区和接点以控制电位，但为此单元面积或读出放大器部的面积等大幅度地增加了，存在损害作为DRAM的最大特征的高集成化的问题。
为了避免该问题，提出了各种通过在SOI衬底上设置非SOI区域以在非SOI区域上形成与衬底浮游效应的相容性差的电路部的方法(部分SOI)。例如，有下述的方法部分地刻蚀除去SOI衬底的SOI层和埋入绝缘层(BOX层)，在该刻蚀区域中使硅进行有选择的外延生长，进行研磨使之平坦化来形成非SOI区域(例如，参照专利文献1)。此外，也有下述的方法形成用绝缘性衬垫和导电性衬垫包围了体区的非SOI区域，克服浮游体效应，而且使SOI区域与非SOI区域导电性地隔离(例如，参照专利文献2)。
但是，在上述任一种方法中，没有关于作为母体使用的SOI衬底的结构和SOI区域的BOX层的结构的详细的记述。例如，在使用由贴合法制作的SOI晶片作为母体的情况下，由于除去了SOI层和BOX层的一部分露出的支撑衬底的表面是贴合界面，故如果在贴合时无意地混入的异物残留在支撑衬底的表面上，则难以形成高品质的非SOI区域。此外，在形成非SOI区域时或在非SOI区域上形成半导体元件时，难以控制例如在存在金属污染时这些污染物对于半导体元件的影响。
专利文献1特开平8-17694号公报专利文献2特开平11-17001号公报发明内容这样，以往，在SOI衬底上形成了非SOI区域的元件形成用衬底中，非SOI区域的品质下降越来越成为问题。
本发明是考虑了上述情况而进行的，其目的在于提供能在SOI衬底上形成高品质的非SOI区域、适合于在同一半导体芯片上集成逻辑电路和DRAM等的元件形成用衬底及其制造方法。
此外，本发明的另一目的在于提供使用了上述的元件形成用衬底的半导体装置。
(结构)为了解决上述课题，本发明采用了以下的结构。
即，本发明是一种元件形成用衬底，其特征在于，具备下述部分而构成第1单晶半导体衬底；第2单晶半导体衬底，其经氧化膜接合到第1单晶半导体衬底上的一部分上；侧壁绝缘膜，其在第2单晶半导体衬底的侧面上形成；以及单晶半导体层，其在第1单晶半导体衬底上的剩下的部分上形成。
此外，本发明是一种元件形成用衬底的制造方法，其特征在于，包含下述工序在使各自的主面对置的状态下经第1和第2氧化膜将在主面上具有第1氧化膜的第1单晶半导体衬底与在主面上具有第2氧化膜的第2单晶半导体衬底进行接合的工序；从与第2单晶半导体衬底的上述主面相反一侧的面到第1和第2氧化膜的中途的深度为止有选择地刻蚀第2单晶半导体衬底和上述氧化膜的一部分的工序；在第2单晶半导体衬底的刻蚀侧面上形成侧壁绝缘膜的工序；有选择地刻蚀第2单晶半导体衬底的正下方以外剩下的上述氧化膜的工序；以及在因上述氧化膜的除去而露出的第1单晶半导体衬底上形成单晶半导体层的工序。
此外，本发明是一种半导体装置，其特征在于，具备下述部分而构成第2单晶半导体衬底，其经氧化膜接合到第1单晶半导体衬底上的一部分上；侧壁绝缘膜，其在第2单晶半导体衬底的侧面上形成；单晶半导体层，其在第1单晶半导体衬底上的剩下的部分上形成；第1器件，其在第2单晶半导体衬底上形成，与衬底浮游效应的相容性良好；以及第2器件，其在上述单晶半导体层上形成，与衬底浮游效应的相容性差。
(作用)按照本发明，通过经氧化膜贴合第1单晶半导体衬底与第2单晶半导体衬底来实现SOI结构，通过在部分地除去了第2单晶半导体衬底和氧化膜的部分上形成单晶半导体层，可形成非SOI区域。在此，在衬底贴合时，通过分别在第1和第2单晶半导体衬底的主面上预先形成氧化膜，可将在各自的衬底的主面上的异物混入防患于未然。因而，利用第2单晶半导体衬底和氧化膜的部分的除去而露出的第1单晶半导体衬底的主面成为清洁的面，在其上可形成成为非SOI区域的优质的单晶半导体层。
如以上详细地叙述的那样，按照本发明，可在SOI衬底上形成高品质的非SOI区域，可实现适合于在同一半导体芯片上集成逻辑电路和DRAM等的元件形成用衬底。而且，通过使用该衬底在同一芯片上集成逻辑元件和DRAM等，可实现高性能的半导体装置。
图1是示出第1实施例涉及的元件形成用衬底的制造工序的前半部分的剖面图。
图2是示出第1实施例涉及的元件形成用衬底的制造工序的后半部分的剖面图。
图3是示出第2实施例涉及的元件形成用衬底的制造工序的剖面图。
图4是示出第3实施例涉及的元件形成用衬底的制造工序的剖面图。
图5是示出第4实施例涉及的元件形成用衬底的制造工序的剖面图。
图6是示出第5实施例涉及的元件形成用衬底的结构的剖面图。
图7是示出各实施例中的氧化膜耐压特性和结漏泄特性的图。
图8是示出使用第1实施例的元件形成用衬底制作的半导体装置的结构的剖面图。
符号说明110支撑侧衬底(第1单晶半导体衬底)111热氧化膜(第1氧化膜)120有源层侧衬底(第2单晶半导体衬底)121氧化膜(第2氧化膜)130异物141氧化膜142氮化硅膜143抗蚀剂掩模145氮化硅膜(侧壁保护膜)146非晶质Si层147单晶Si层148多晶Si层149热氧化膜
150凹陷具体实施方式
以下，利用图示的实施例说明本发明的细节。
(第1实施例)图1是示出本发明的第1实施例涉及的元件形成用衬底的制造工序的前半部分的剖面图。
首先，如图1(a)中所示，在由单晶硅晶片构成的支撑侧衬底(第1半导体衬底)110的表面上例如利用热氧化法形成厚度为0.1μm或其以下的氧化膜(SiO2)111。同样，在由单晶硅晶片构成的有源层侧衬底(第2半导体衬底)120的表面上例如利用热氧化法形成厚度为0.1μm或其以下的氧化膜(SiO2)121。再有，图中的130表示在衬底接合时在接合界面上附着的微小的异物(尘埃)。
其次，如图1(b)中所示，通过使衬底110、120的主面相互间密接，在室温下接合氧化膜111、121相互间。此时，虽然在贴合界面上不会夹入构成氧化膜111、121的氧化硅以外的物质那样进行贴合，但有时会无意地混入异物130。其后，在约1100℃下进行强化衬底间的接合用的接合热处理。接着，利用研磨或刻蚀法进行有源层侧衬底120的薄膜化。由此，有源层侧衬底120成为SOI层，氧化膜111、121成为BOX层。
其次，如图1(c)中所示，在有源层侧衬底120上例如利用热氧化法形成厚度约为0.05μm的氧化膜(SiO2)141。在其上形成厚度约为0.2μm的氮化硅膜(SiN)142。
其次，如图1(d)中所示，在氮化硅膜142上形成抗蚀剂掩模143，使用该掩模对氮化硅膜142和氧化膜141有选择地进行刻蚀。其后，除去抗蚀剂掩模143。
其次，如图1(e)中所示，使用氮化硅膜142作为掩模，除去有源层侧衬底120的一部分和氧化膜121、111的一部分。具体地说，使用氢氟酸的溶液刻蚀剂，对有源层侧衬底120进行选择刻蚀，同时进行选择刻蚀，直到包含贴合氧化膜121、111的界面的位置为止、即直到氧化膜111的中途为止。在该工序中，由于贴合界面的刻蚀率比通常的氧化膜的刻蚀率快，故在BOX层中在横方向上产生凹陷150。
其次，如图2(f)中所示，在有源层侧衬底120的侧面部上形成厚度约为0.1μm的侧壁绝缘膜145。具体地说，在整个面(氮化硅膜142上、氧化膜111上和氮化硅膜142、氧化膜141、有源层侧衬底120、氧化膜121、111的刻蚀侧面)上形成极薄的热氧化膜(未图示)，再在其上形成氮化硅膜145。其后，通过用RIE(反应性离子刻蚀)对整个面进行刻蚀，只在有源层侧衬底120的侧壁部上留下氮化硅膜145。利用该工序，将在前面的工序中作成的BOX层中的凹陷150的内表面也用氮化硅膜145覆盖。
其次，如图2(g)中所示，除去有源层侧衬底120的正下方以外留下的氧化膜111。在该埋入氧化物层的除去中，使用一般使用的氢氟酸类的溶液刻蚀法。由于在该工序中露出的支撑侧衬底110的表面不是贴合界面，故即使是在例如有源层侧衬底120与支撑侧衬底110的贴合时在贴合界面上无意地混入了异物130的情况，这些混入物也不会残留，成为清洁的表面。因而，可在以后的工序中在支撑侧衬底110的露出面上形成优质的单晶硅层。此外，因为用湿法刻蚀法除去氧化膜111，故在支撑侧衬底110的表面上也不会产生因刻蚀导致的损伤。
其次，如图2(h)中所示，在整个面上形成非晶质硅层146。具体地说，为了除去支撑侧衬底110的表面的自然氧化膜，在氢气氛下进行1000℃、400Pa、3分钟的氢清洁处理，其后，在图2(g)中示出的结构的晶片上供给SiH4气体，在500℃的温度下在晶片上均匀地形成厚度约为0.3μm的非晶质硅层146。
其次，如图2(i)中所示，为了使非晶质硅层146结晶化，在600℃、25Pa的氢气氛(氢流量为10L/min)下进行结晶化退火。在该工序中，在支撑侧衬底110上非晶质硅层146成为单晶硅层147，在氮化硅膜142上非晶质硅层146成为多晶硅层148。
在此，在上述的图2(g)的工序中，在未露出清洁的支撑衬底表面的情况下，结晶化不正常地进行，在支撑衬底表面上不能形成优质的单晶硅层。在本实施例中，由于露出了清洁的支撑衬底表面，故结晶化正常地进行。而且，由于在支撑侧衬底110上以单一的籽晶进行结晶化，故可制作优质的单晶硅层。
再有，上述的结晶化退火中的单晶化的速度约为约0.6nm/sec，如果进行500sec的处理，则通过单晶化0.3μm的厚度，可在支撑侧衬底110上与氮化硅膜142上的边界部中以多晶的状态下残留硅。此外，由于氧化膜111、121的凹陷150内的硅的周围被氮化硅膜145包围，敌难以进行结晶化，成为多晶的状态。
其次，如图2(j)中所示，利用研磨或使用了氢氟酸和硝酸的混合溶液的刻蚀除去氮化硅膜142上的多晶硅层148。在此，由于单晶硅和多晶硅对于上述的混合溶液的刻蚀选择比足够大，故即使是溶液刻蚀，也能只除去多晶硅。接着，在除去了氮化硅膜142和氧化膜141后，在有源层侧衬底120的表面和多晶硅层147的表面上重新形成热氧化膜(SiO2)149。
利用上述的工序，可制造同时具有SOI区域和高品质的非SOI区域的元件形成用衬底。
这样，按照本实施例，在制作衬底贴合的SOI衬底时，通过在两者的衬底110、120的表面上形成氧化膜111、121，即使假定贴合时混入了异物130，也可使该异物停留在氧化膜111、121间，在支撑侧衬底110的表面上不会附着异物。因而，可使支撑侧衬底110的表面保持为清洁的状态，在图2(g)的工序中，可使支撑侧衬底110的清洁的表面露出。因此，可良好地进行其后接着进行的非晶质硅的淀积和单晶化，能以高品质形成非SOI区域。
此外，通过在对衬底120和氧化膜121、111进行选择刻蚀时使用溶液刻蚀，可在氧化膜121、111的侧面上形成凹陷150。该凹陷150起到吸收部位(gettering site)的功能，即使在非SOI区域中存在金属污染，通过吸收该污染，也可抑制对在非SOI区域中形成的半导体器件的不良影响。
再有，优选在衬底接合前在各自的衬底110、120的表面上形成的氧化膜111、121的膜厚分别为0.1μm或其以下，合计为0.2μm或其以下。这是因为，如果氧化膜111、121的膜比该范围厚，则不能使在SOI层上形成的器件在工作时发生的热散逸开来。即，难以抑制自加热。再者，对SOI衬底施加了压力，载流子的迁移率的性能变差。
(第2实施例)图3是示出本发明的第2实施例涉及的元件形成用衬底的制造工序的剖面图。再有，图3中的310～349与图1和图2中的110～149相对应。
本实施例与前面说明的第1实施例的不同点在于，进行埋入氧化物层的刻蚀，直到不包含贴合界面的位置为止。
在上述图1(d)中示出的工序后，如图3(a)中所示，以氮化硅膜342为掩模，除去有源层侧衬底320的一部分和氧化膜321的一部分。具体地说，使用氢氟酸类的溶液刻蚀剂，对有源层侧衬底320进行选择刻蚀，同时进行选择刻蚀，直到不包含贴合氧化膜321的界面的位置为止、即到氧化膜321的中途为止。
其次，如图3(b)中所示，在有源层侧衬底320的侧面部上形成侧壁保护膜345。侧壁绝缘膜345是氮化硅膜，其形成方法与第1实施例相同。
其次，如图3(c)中所示，除去有源层侧衬底320的正下方以外留下的氧化膜321、311。在该埋入氧化物层的除去中，使用一般使用的氢氟酸类的溶液刻蚀法。在该工序中，由于贴合界面的刻蚀率比通常的氧化膜的刻蚀率快，故在BOX层中在横方向上产生凹陷350。
此外，由于在该工序中露出的支撑侧衬底310的表面不是贴合界面，故即使是在例如有源层侧衬底320与支撑侧衬底310的贴合时在贴合界面上无意地混入了异物330的情况，这些混入物也不会残留，成为清洁的表面。因而，可在以后的工序中在支撑侧衬底310的表面上形成优质的单晶硅层。此外，因为用湿法刻蚀法除去氧化膜312、311，故在支撑侧衬底310的表面上也不会产生因刻蚀导致的损伤。
其次，如图3(d)中所示，在整个面上形成非晶质硅层346。非晶质硅层346的形成方法与第1实施例相同。
在此之后，与第1实施例同样，进行使非晶质硅层346结晶化用的结晶化退火，接着除去氮化硅膜345膜上的硅，进而在除去了氮化硅膜345和氧化膜341后，通过重新形成热氧化膜349，可得到图3(e)中示出的结构。
利用上述的工序，可制造同时具有SOI区域和高品质的非SOI区域的元件形成用衬底。而且，由于最终的结构只是氧化膜311、312的侧面的凹陷350内没有氮化硅膜345，其它的方面与第1实施例相同，故可得到与第1
(第3实施例)图4是示出本发明的第3实施例涉及的元件形成用衬底的制造工序的剖面图。再有，图4中的410～449与图1和图2中的110～149相对应。
本实施例与前面说明的第1实施例的不同点在于，在上述图2(h)、(i)中示出的工序中的硅层的形成中，使用了选择外延生长法。
在上述图2(g)中示出的工序后，如图4(a)中所示，在支撑侧衬底410的露出表面上对单晶硅层447有选择地进行外延生长。具体地说，利用采用了二氯硅烷和盐酸的选择外延生长法，不在氮化硅膜442上生长硅层，而是只在支撑侧衬底410的表面上对单晶硅层447进行外延生长。此时，在第1和第2实施例中被埋入了多晶硅层的部分成为空洞。该空洞也起到吸收部位的功能。此外，由于没有在氮化硅膜442上形成多晶硅层，故不需要多晶硅层的除去工艺。
其次，如图4(b)中所示，在除去了有源层侧衬底420上的氮化硅膜442、445和氧化膜442后，通过重新形成热氧化膜449，可制造同时具有SOI区域和高品质的非SOI区域的元件形成用衬底。
(第4实施例)图5是示出本发明的第4实施例涉及的元件形成用衬底的制造工序的剖面图。再有，图5中的510～549与图1和图2中的110～149相对应。
本实施例与前面说明的第1实施例的不同点在于，在更高的温度下进行衬底接合用的接合热处理。
在上述图1(b)中示出的工序中，不是在1100℃下，而是在约1200℃的更高的温度下进行接合热处理。由此，氧化膜511、521的接合强度变大，可抑制在贴合界面上的刻蚀率的高速化。
其后，与第1实施例同样，形成热氧化膜541、氮化硅膜542、抗蚀剂掩模543，有选择地除去氮化硅膜542和热氧化膜541。其后除去抗蚀剂掩模543。
其次，如图5(a)中所示，以氮化硅膜542为掩模，除去有源层侧衬底520的一部分和氧化膜521、511的一部分。具体地说，使用氢氟酸类的溶液刻蚀剂，对有源层侧衬底520进行选择刻蚀，同时进行选择刻蚀，直到包含贴合氧化膜521、511的界面的位置为止、即到氧化膜511的中途为止。在该工序中，因为贴合界面上的氧化膜相互间的结合退火温度比第1实施例高了约100℃，故在BOX层中在横方向上不产生凹陷。
在此之后，与第1实施例同样，如图5(b)中所示，在有源层侧衬底520的侧面部上形成了由氮化硅构成的侧壁绝缘膜545后，如图5(c)中所示，除去氧化膜511的剩下的部分。
其次，如图5(d)中所示，只在支撑侧衬底510的表面上形成单晶硅层547。该单晶硅层547的形成方法与第1实施例相同，在整个面上形成了非晶质硅层后进行非晶质硅层的结晶化，进而可通过利用研磨或使用了氢氟酸和硝酸的混合溶液的刻蚀除去氮化硅膜542上的硅来进行。
其次，如图5(e)中所示，在除去了有源层侧衬底520上的氮化硅膜542、545和氧化膜542后，通过重新形成热氧化膜549，可制造同时具有SOI区域和高品质的非SOI区域的元件形成用衬底。
(第5实施例)图6是示出本发明的第5实施例涉及的元件形成用衬底的制造工序的剖面图。再有，图6中的610～649与图1和图2中的110～149相对应。
本实施例与前面说明的第1实施例的不同点在于，在衬底接合时，在氧化膜611、621间夹有多晶硅层650。
在第1实施例中的图1(a)的工序中，在有源层侧衬底620和支撑侧衬底610这两者的衬底表面上例如利用热氧化法形成厚度为0.1μm或其以下的氧化膜611、621。然后，在至少一方的氧化膜上形成多晶硅膜650。
其后，通过使衬底610、620的主面相互间密接，在室温下接合氧化膜611、621的一方与多晶硅膜650。其后，在约1100℃下进行强化衬底间的接合用的接合热处理。之后的工序与第1实施例完全相同。
即使是这样的方法，由于仅仅在氧化膜611、621间存在多晶硅膜650，因此也能得到与第1实施例大致相同的效果。
其次，说明上述的各实施例中的元件形成用衬底的有意性。在第1～第5实施例中制作的部分SOI晶片的非SOI区域中制作氧化膜耐压评价用TEG，在图7(a)中示出进行了耐压评价的结果。在此，所谓「耐压C+模式」，其意义与「真性耐压」相同，是由氧化膜自身的质量决定的耐压。即，不是由于外因性的性能恶化、而是由于内因的缘故导致氧化膜自身损坏。
此外，在8英寸的晶片面内制作约9000个pn结，在图7(b)中示出评价了施加反偏压时的结漏泄特性的结果。在所谓「高漏泄」的某个偏置下，显示出比标准的漏泄电流大了二个数量级或其以上的漏泄电流的情况。
如果与现有例比较，则在任一个实施例中，本部分SOI晶片的耐压都比现有的部分SOI晶片的耐压高，此外，流过大的结漏泄电流的芯片较少。这一点可认为是由于本实施例的部分SOI晶片的非SOI区域的结晶缺陷少、此外成为漏泄电流的发生源的金属杂质少的缘故。于是，通过使用本实施例的部分SOI晶片，可制作比以往品质高的半导体元件。
在图8中示出在利用第1实施例制作的部分SOI晶片上形成了半导体元件的例子。在由经氧化膜811、821接合到支撑侧衬底810上的有源层侧衬底820构成的SOI区域上设置了逻辑元件，在支撑侧衬底810上形成了单晶硅层847的非SOI区域上设置了DRAM。
再有，图中的830表示异物，845表示氮化硅膜，861、871表示栅电极，862、872表示栅氧化膜，863、873表示源、漏扩散层，864、874表示元件隔离用绝缘膜，875表示成为存储节点的电容器电极，876表示连接源、漏与电容器电极用的扩散层，877表示将电容器电极与衬底进行绝缘隔离用的氮化膜，878表示电容器绝缘膜，879表示成为电容器的共同电极的扩散层。
这样，通过在SOI区域上设置逻辑元件，可谋求逻辑元件的高性能化，通过在非SOI区域上设置DRAM，可减少伴随电路工作的漏泄电流或阈值等的特性变动。即，可同时在最佳的区域中形成逻辑元件和DRAM，可实现在同一半导体芯片上集成了逻辑元件和DRAM的高性能的LSI。
再有，本发明不限定于上述的各实施例。部分地除去有源层侧衬底用的刻蚀深度不限于到支撑侧衬底表面的氧化膜的中途或有源层侧衬底表面的氧化膜的中途，也可刻蚀到这些氧化膜的界面。此外，适当地将在支撑侧衬底的表面上形成的氧化膜的厚度、在有源层侧衬底的表面上形成的氧化膜的厚度分别确定在0.1μm或其以下、合计0.2μm或其以下的范围内。再者，在支撑侧衬底上的单晶硅层的形成时，在实施例中在形成了非晶质硅层后进行了单晶化，但也可在形成了多晶硅层后进行单晶化。
此外，在本实施例中，使用了硅作为第1和第2单晶半导体衬底，但也可使用硅以外的半导体作为这些衬底材料。除此以外，在不脱离本发明的要旨的范围内，可作各种变形来实施。
权利要求
1.一种元件形成用衬底，其特征在于，具备下述部分而构成第1单晶半导体衬底；第2单晶半导体衬底，其经氧化膜接合到第1单晶半导体衬底上的一部分上；侧壁绝缘膜，其在第2单晶半导体衬底的侧面上形成；以及单晶半导体层，其在第1单晶半导体衬底上的剩下的部分上形成。
2.如权利要求1中所述的元件形成用衬底，其特征在于第1、第2单晶半导体衬底和上述单晶半导体层是硅，上述氧化膜是氧化硅，上述侧壁绝缘膜是氮化硅。
3.如权利要求1或2中所述的元件形成用衬底，其特征在于上述氧化膜的厚度为0.2μm或其以下。
4.如权利要求1～2的任一项中所述的元件形成用衬底，其特征在于在上述氧化膜的侧面上设置了凹陷。
5.如权利要求4中所述的元件形成用衬底，其特征在于在上述凹陷内埋入了非晶质硅或多晶硅。
6.一种元件形成用衬底的制造方法，其特征在于，包含下述工序在使各自的主面对置的状态下经第1和第2氧化膜将在主面上具有第1氧化膜的第1单晶半导体衬底与在主面上具有第2氧化膜的第2单晶半导体衬底进行接合的工序；从与第2单晶半导体衬底的上述主面相反一侧的面到第1和第2氧化膜的中途的深度为止有选择地刻蚀第2单晶半导体衬底和上述氧化膜的一部分的工序；在第2单晶半导体衬底的刻蚀侧面上形成侧壁绝缘膜的工序；有选择地刻蚀第2单晶半导体衬底的正下方以外剩下的上述氧化膜的工序；以及在因上述氧化膜的除去而露出的第1单晶半导体衬底上形成单晶半导体层的工序。
7.如权利要求6中所述的元件形成用衬底的制造方法，其特征在于作为第1、第2单晶半导体衬底和上述单晶半导体层使用了硅，作为上述氧化膜使用了氧化硅，作为上述侧壁绝缘膜使用了氮化硅。
8.如权利要求6或7中所述的元件形成用衬底的制造方法，其特征在于将上述氧化膜的厚度设定为0.2μm或其以下。
9.如权利要求6或7中所述的元件形成用衬底的制造方法，其特征在于作为有选择地刻蚀第2单晶半导体衬底和上述氧化膜的一部分的工序，在第2单晶半导体衬底上部分地形成氮化硅膜，以该氮化硅膜为掩模，有选择地刻蚀第2单晶半导体衬底和上述氧化膜。
10.如权利要求6中所述的元件形成用衬底的制造方法，其特征在于用反应性离子刻蚀或溶液刻蚀进行形成上述侧壁绝缘膜前的第2单晶半导体衬底和氧化膜的刻蚀，用溶液刻蚀进行形成了上述侧壁绝缘膜后的上述氧化膜的刻蚀。
11.如权利要求6中所述的元件形成用衬底的制造方法，其特征在于进行形成上述侧壁绝缘膜前的第2单晶半导体衬底和氧化膜的刻蚀直到第2氧化膜的中途为止。
12.如权利要求6中所述的元件形成用衬底的制造方法，其特征在于进行形成上述侧壁绝缘膜前的第2单晶半导体衬底和氧化膜的刻蚀直到第1氧化膜的中途为止。
13.如权利要求6中所述的元件形成用衬底的制造方法，其特征在于进行形成上述侧壁绝缘膜前的第2单晶半导体衬底和氧化膜的刻蚀直到第1和第2氧化膜的界面为止。
14.如权利要求10中所述的元件形成用衬底的制造方法，其特征在于在有选择地刻蚀上述氧化膜的一部分时，通过使上述氧化膜的刻蚀侧面后退来设置凹陷。
15.如权利要求14中所述的元件形成用衬底的制造方法，其特征在于在上述凹陷内埋入非晶质硅或多晶硅。
16.如权利要求9中所述的元件形成用衬底的制造方法，其特征在于作为形成上述单晶半导体层的工序，在上述氮化硅膜和第1单晶半导体层上淀积了非晶质半导体层后，通过对该非晶质半导体层进行退火，使第1单晶半导体层上的非晶质半导体层单晶化，使上述氮化硅膜上的非晶质半导体层多晶化，其次，刻蚀上述氮化硅膜上的多晶半导体层。
17.如权利要求9中所述的元件形成用衬底的制造方法，其特征在于作为形成上述单晶半导体层的工序，只在由第2单晶半导体衬底和上述氧化膜的有选择的刻蚀而露出的第1单晶半导体层上对单晶半导体层进行外延生长。
18.一种半导体装置，其特征在于，具备下述部分而构成第2单晶半导体衬底，其经氧化膜接合到第1单晶半导体衬底上的一部分上；侧壁绝缘膜，其在第2单晶半导体衬底的侧面上形成；单晶半导体层，其在第1单晶半导体衬底上的剩下的部分上形成；第1器件，其在第2单晶半导体衬底上形成，与衬底浮游效应的相容性良好；以及第2器件，其在上述单晶半导体层上形成，与衬底浮游效应的相容性差。
19.如权利要求18中所述的半导体装置，其特征在于第1器件是逻辑电路元件，第2器件是DRAM元件。
全文摘要
本发明的目的是能在SOI衬底上形成高品质的非SOI区域，在同一半导体芯片上有效地集成逻辑电路和DRAM。该目的是通过下述方法实现的。在元件形成用衬底的制造方法中，在使各自的主面对置的状态下经氧化膜(111)、(121)将在主面上具有热氧化膜(111)的支撑侧衬底(110)与在主面上具有热氧化膜(121)的有源层侧衬底(120)接合后，从与有源层侧衬底(120)的主面相反一侧的面到氧化膜(111)的中途的深度为止有选择地刻蚀有源层侧衬底(120)和氧化膜(121)、(111)的一部分，其次，在有源层侧衬底(120)的刻蚀侧面部上形成侧壁绝缘膜145，其次，有选择地刻蚀有源层侧衬底(120)的正下方以外剩下的氧化膜(111)，其次，在由氧化膜的除去而露出的支撑侧衬底(110)上形成单晶半导体层。
文档编号H01L21/84GK1518058SQ20041000099
公开日2004年8月4日 申请日期2004年1月17日 优先权日2003年1月21日
发明者永野元, 一, 新田伸一, 二郎, 山田敬, 佐藤力, 郎, 丹泽胜二郎, 水岛一郎 申请人:株式会社东芝