专利名称：铁电存储器场效应晶体管器件及其制作方法
技术领域：
本发明涉及一种铁电存储器场效应晶体管器件(以下简称为FEMFET)，该器件具有一个半导体基片；至少一个场效应晶体管，所述场效应晶体管设置在半导体基片上并具有一个源区、一个漏区、一个沟道区和一个栅堆(gate stack)；栅堆具有至少一铁电层。在EP 0 566 585B1中对这种FEMFET做了记载。
在EP 0566 585 B1中概括地揭示了作为多个存储单元的一个存储单元配置具有多个带有在栅极介质中的一个铁电层的场效应晶体管。在该文献中建议特别是将栅极介质设计成一个多层介质，其中在基片上设置一第一SiO2层，在该层上面的是铁电层，接着是第二SiO2层，在该层上涂敷有例如由多晶硅构成的栅极。
目前在微电子领域应用铁电材料，通常为钙钛制作固定存储器器件。对这些材料的自然和残留的电极化可实现电荷和信息的非易失存储。铁电材料通常作为电容器中或场效应晶体管的栅堆上的电介质层加以应用。
带有铁电栅极材料的场效应晶体管例如形成建立非易失单晶体管存储器单元的雏形，所述非易失单晶体管存储器单元的写入、删除(不同于EEPROM)和读出的时间非常短。在场效应晶体管沟道上方的铁电材料的残留极化和产生的电场可以实现“存储”在半导体基片(沟道)下方的不同的状态，例如负或正。晶体管的工作状态和导电率因此将经受在铁电体上的非易失变化。由于该特性，因而这类器件可用于存储信息并分辨逻辑状态。通过将一充分高的电压加在铁电材料上实现信息的存储。所以材料的极化是可以相应改变的。
本发明的总问题是基于为实现具有优越的电特性的晶体管的作用或晶体管，可不必将铁电材料直接喷涂在沟道的上面，即直接在半导体基片上。
不良的界面特性将对器件的功能造成不利的影响。
因此，建议在基片和铁电材料间设置一个或多个附加的电介质层(该层被称作电介质缓冲层)。一方面，该层应可以保证与硅的充分良好的界面并因而可以实现良好的晶体管特性，而另一方面，应对元器件的性能的影响极小。
铁电材料通常具有非常高的介电敏感度(相应高的从几百到1000的介电常数εr)。
在铁电场效应晶体管中，半导体基片、电介质缓冲层和铁电体形成一具有不同电容的电路系列。为了实现采用低电压即可改变铁电材料的极化，铁电缓冲层因此必须具有最高的εr和最低的层厚d，因为否则加在层组上的大部分电压将在中间层上产生压降，而不是在铁电体上产生压降。另外，此点将导致过高的编程设计电压和对层电击穿的危险。尤其是可以保证避免在半导体基片/中间层界面上形成自然的或与工艺有关的SiO2，这是因为SiO2将会对晶体管的性能产生不利的影响，即由于其εr较小，将会导致较高的编程设计电压(高的压降)。为避免这些问题，建议应用其介电灵敏度较高的稳定的氧化物，例如CeO2、Y2O3、ZrO2等作为介电缓冲层。
在铁电材料与半导体基片等组成部分之间的扩散过程将会对晶体管的特性产生不利的影响，此点是上述已知方案的不足之处。虽然可以通过增大介电缓冲层d的方法克服此问题，但上述问题势必增大电击穿的风险。
故本发明的目的在于改善FEMFET器件的特性，避免破坏性的扩散过程，而又不会对电气特性产生不利的影响。
根据本发明，该目的的实现方案如下-一种铁电存储器场效应晶体管器件，具有一个半导体基片；至少一个场效应晶体管，该场效应晶体管设置在半导体基片上并具有一个源区、一个漏区、一个沟道区和一个栅堆；栅堆，具有至少一个铁电层；其中栅堆具有至少一薄的的扩散势垒层，该扩散势垒层设置在底部的铁电层与半导体基片之间并且其配置结构应基本可以避免铁电层(或层)向半导体基片的扩散；和一种用于制作铁电存储器场效应晶体管器件的方法，其中采取腐蚀工艺去除在半导体基片上存在的自然氧化物，并且然后在原位置喷镀氮化硅层，而在在这些步骤间半导体基片没有被暴露在氧化(的大气)环境中。
与已知的方案相比，本发明的FEMFET器件的优点在于，不再有任何破坏性的扩散并且同时栅堆也不会变得过厚。
本发明的构思在于栅堆至少有一薄的扩散势垒层，该层设置在铁电层底部与半导体基片之间。根据所采用的铁电体，薄的扩散势垒层的配置应基本可以避免铁电层(或层)的组分扩散入半导体基片内。
根据本发明的一优选的设计，扩散势垒层具有一氮化硅层。
根据本发明的一优选的进一步设计，氮化硅层直接设置在半导体基片上。通常的铁电晶体管仅仅建立在对作为介电中间层的陶瓷氧化物的使用。氮化硅与事先对基片的清洗(去掉自然氧化物)的结合，作为在原位置的新材料实现了许多优点，尤其是实现了高质量的界面、充分高的相对的介电常数和最终即使在层厚非常薄的情况下作为扩散势垒层的卓越的作用。
根据本发明优选的进一步设计，在位于介电层和半导体基片之间的栅堆上至少设置一介电缓冲层。采取此方式可以提高栅堆的电容并同时抗扩散。
根据本发明优选的进一步设计，介电缓冲层直接设置在半导体基片上。如果介电缓冲层与半导体基片间具有良好的界面特性，则是特别有益的。
下面将对照附图中所示的实施例对本发明做一详细的说明。图中示出
图1为本发明的第一实施例的FEMFET器件的示意图；和图2为本发明的第二实施例的FEMFET器件的示意图。
图中用相同的附图标记表示相同的部分或具有相同功能的部分。
图1为本发明的第一实施例的FEMFET器件的示意图。
在图1中，用10表示半导体基片，用S表示源区、用D表示漏区、用K表示沟道区、用GS表示栅堆、用50表示扩散势垒层、用FD表示铁电层和用GE表示栅极。
在该第一实施例中建议用高纯度界面和氮化硅(Si3N4)的组合作为扩散势垒层。在现代化的机组中，将氢氟酸蒸汽加在基片表面上可以消除半导体基片10上存在的自然氧化物(SiO2)，紧接着对Si3N4进行喷镀，在两个工序步骤中不会出现半导体基片暴露在氧化的大气环境中的情况。因此，可以将Si3O4直接喷镀在半导体基片10上，而不必忍受形成氧化物，尤其是形成SiO2的现实，视具体情况，也可能是陶瓷氧化物(CeO2、Y2O3、ZrO2)。
Si3O4的εr比SiO2大两倍，约为7.9。所以，换句话说，在相同的条件下，与使用SiO2作为中间层相比，晶体管的编程设计电压将减少两倍。同时，Si-Si3N4界面的质量将好于硅-陶瓷氧化物间的界面。另外，Si3N4是一种在半导体基片10与铁电体FE间的非常好的扩散势垒并且在喷镀该种材料时几乎不会氧化。所以，硅/扩散势垒层界面不会受到铁电材料的扩散成分的影响。为实现非常低的编程设计电压，可以将氮化硅做得非常薄(几纳米)。
换句话说，可以与制作通常的MOSFET(MOS场效应晶体管)非常类似的方式制作如图1所示的带有作为扩散势垒层的氮化硅的这种铁电晶体管。例如可以采用硅的局部氧化(LOCOS)方法构成半导体基片上的活性和非活性区。在植入阱后，采用高频蒸汽或N2O蒸汽对在机组内的暴露在外面的硅表面进行清洗。接着例如采用RTN工艺和/或化学气相淀积工艺将密实的氮化硅(Si3N4)以所需的厚度热覆着在经清洗的表面上，而不会出现在工序步骤之间基片被暴露在氧化的大气环境中的情况。接着采用一步或多步溶胶工艺或化学气相淀积工艺对铁电材料，例如钛酸锶铋(SBT)、钛酸铅锆(PZT)等进行淀积，并接着通过连续热处理步骤转换成所需的铁电相。在对材料结构化处理之后，植入源极和漏极并采用相应的电极材料实现电触接。
同时，电极材料也可以用于建立与铁电材料的大面积的电触接，从而形成源极、漏极和栅极的连接。
图2为根据本发明的第二实施例的FEMFET器件的示意图。
在图2中除了已经应用的附图标记外，用60表示介电缓冲层。
在该第二实施例中，介电缓冲层60被覆着在扩散势垒层50上。其优点在于，铁电体下面的层可以做得较厚但仍具有氮化硅良好的特性，尤其是可以进一步改善其性能或至少使作为串联在一起的不同电容的结果不会受到损害。
具有相同的电容的较厚的层可以使在该层上的电压降保持恒定并可以降低该层受到的电场的场强。
此点将会对可靠性和电击穿特性产生积极的影响。由于一种氧化物，例如CeO2具有的相对介电常数εr＝20-25，该值比氮化硅大2.5倍并因而可以设计得较厚并可同时实现相同有效的电容，所以此点是可行的。
虽然对本发明的上述说明是建立在优选实施例的基础之上，但本发明并不限于此，确切地说可以以无数方式进行变动。
例如可以调换介电缓冲层和扩散势垒层的顺序，使介电缓冲层直接覆着在基片上并且扩散势垒层在介电缓冲层的上面。
另外，还可以选用介电缓冲层和扩散势垒层交替的夹层结构。
而且半导体基片系指广义的基片，可以既涉及单晶晶片基片，又涉及阱基片和外延生长基片等。
所有适用于去除自然氧化物的工艺都可以用于清洗基片。
权利要求
1.一种铁电存储器场效应晶体管器件，具有-一个半导体基片(10)；-至少一个场效应晶体管(S、D、K、GS)，该场效应晶体管设置在半导体基片(10)上并具有一个源区(S)、一个漏区(D)、一个沟道区(K)和一个栅堆(GS)；-栅堆(GS)，具有至少一个铁电层(FE)；其特征在于，栅堆(GS)具有至少一薄的的扩散势垒层(50)，该扩散势垒层(50)设置在铁电层(FE)底部与半导体基片(10)之间，并且其配置结构应基本可以避免铁电层(或层)(FE)的组分向半导体基片(10)的扩散。
2.按照权利要求1所述的铁电存储器场效应晶体管器件，其特征在于，扩散势垒层(50)为氮化硅层。
3.按照权利要求2所述的铁电存储器场效应晶体管器件，其特征在于，氮化硅层直接设置在半导体基片(10)上。
4.按照上述权利要求中任一项所述的铁电存储器场效应晶体管器件，其特征在于，至少一介电缓冲层(60)设置在位于铁电层(FE)与半导体基片(10)之间的栅堆(GS)上。
5.按照权利要求4所述的铁电存储器场效应晶体管器件，其特征在于，介电缓冲层(60)直接设置在半导体基片(10)上。
6.用于制作按照权利要求2所述的铁电存储器场效应晶体管器件的方法，其特征在于，采用腐蚀工艺去除在半导体基片(10)上存在的自然氧化物，并且然后在原位置设置氮化硅层，在工序步骤间半导体基片没有暴露在氧化的大气环境中。
7.用于制作按照权利要求1至5中任一项所述的铁电存储器场效应晶体管器件的方法，其特征在于，制作一扩散势垒层(50)，其厚度在几个纳米范围之内。
全文摘要
本发明涉及一种具有一半导体基片(10)和至少一设置在半导体基片上的场效应晶体管的FEMFET器件。所述场效应晶体管具有一源区(S)、一漏区(D)、一沟道区(K)和一栅堆(GS)。所述栅堆(GS)具有至少一铁电层(FE)和至少一薄的扩散势垒层(50),所述扩散势垒层设置在铁电层底部(FE)与半导体基片(10)之间并且其配置基本可以避免铁电层(FE)的组分扩散进入半导体基片(10)内。
文档编号H01L27/105GK1329756SQ99814046
公开日2002年1月2日 申请日期1999年12月1日 优先权日1998年12月10日
发明者蒂尔·施勒塞尔, 托马斯·彼得·哈内德尔 申请人:印芬龙科技股份有限公司