顶部与第一半导体基底200的第一表面210齐平，因此需要对所述第一半导体基底200的第二表面220进行减薄，直至暴露出第一导电结构201的另一端为止。
[0054]所述减薄工艺为化学机械抛光工艺，由于所述第一半导体基底200的第二表面为衬底，所述衬底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底，因此所述化学机械抛光工艺既是对所述衬底未形成半导体器件的表面进行抛光。由于所述第二介质层202和第二导电层203固定于第一介质层103和第一导电层104表面，因此所述第一扇出基底100能够在所述化学机械抛光工艺中，用于作为承载所述第一半导体基底200，避免所述第一半导体基底200在所述化学机械抛光工艺中发生碎裂或受到损伤。而且，以所述第一扇出基底100作为所述第一半导体基底200的承载基底，则无需在抛光工艺之前，额外地在第一半导体基底200表面固定承载基底，因此简化了封装方法。
[0055]请参考图5，在对所述第一半导体基底200的第二表面220进行减薄之后，在所述第一半导体基底200的第二表面220形成再布线层300以及电隔离所述再布线层300的第一绝缘层301，所述再布线层300与所述第一导电结构201电连接；在所述再布线层300表面形成焊球302。
[0056]所述再布线层300与第一导电结构201电连接，在本实施例中，所述再布线层300与导电插塞电连接。形成于所述再布线层300表面的焊球302用于施加电信号，通过焊球能够对第一半导体基底200内的半导体器件、和第一扇出基底100内的器件结构101提供电信号。所述再布线层300的材料为导电材料，例如铜、钨或铝；所述第一绝缘层301的材料为绝缘材料，例如氧化硅、氮化硅、氮氧化硅或有机材料。
[0057]在一实施例中，所述第一半导体基底内或表面未形成半导体器件，即所述第一半导体基底为硅衬底、锗衬底、硅锗衬底或碳化硅衬底，则在对所述第一半导体基底的第二表面进行减薄之后，还能够在所述第一半导体基底的第二表面形成器件层；所述器件层包括:半导体器件、电连接所述半导体器件的互连线、以及电隔离所述互连线和半导体器件的隔离层，所述半导体器件与所述第一导电结构电连接；在所述器件层表面形成再布线层以及电隔离所述再布线层的第一绝缘层，所述再布线层与器件层内的互连线电连接，人所述互连线与第一导电结构电连接；在所述再布线层表面形成焊球。
[0058]在另一实施例中，请参考图6，在对所述第一半导体基底200的第二表面220进行减薄之后，在所述第一半导体基底200的第二表面220形成第三介质层303和第三导电层304，第三介质层303和第三导电层304的表面齐平，所述第三导电层304与所述第一导电结构201电连接；采用键合工艺在所述第三介质层303和第三导电层304表面形成若干层重叠的扇出基底100a、若干层重叠的半导体基底200a、或若干层交替重叠的扇出基底10a和半导体基底200a，所述第三导电层304与半导体基底200a表面的第二导电层203a相接触、或与扇出基底10a内的第一导电层104a相接触。图6示出了在所述第三介质层303和第三导电层304表面形成若干层交替重叠的扇出基底10a和半导体基底200a。
[0059]所述半导体基底200a的结构与第一半导体基底200的结构相同，所述扇出基底10a的结构与第一扇出基底100的结构相同。具体的，所述扇出基底10a内具有器件结构，所述器件结构的表面具有焊盘，所述扇出基底10a的第一表面暴露出所述焊盘；所述扇出基底10a的第一表面具有第四介质层，所述第四介质层内具有第四导电层，且所述第四介质层暴露出所述第四导电层；采用键合工艺使第四介质层和第四导电层固定于第三介质层303和第三导电层304表面。
[0060]所述扇出基底10a还包括贯穿所述扇出基底10a的第二导电结构305，本实施例中的第二导电结构305为导电插塞，所述第二导电结构305与第一导电层104电连接，且所述第一扇出基底100的第二表面120与所述第二导电结构305的表面齐平。需要说明的是，所述扇出基底10a的第二表面还形成有第五介质层，所述第五介质层内具有第五导电层，所述第五导电层的表面与第五介质层的表面齐平，而所述第二导电结构能够与所述第五导电层电连接。所述半导体基底200a通过键合工艺固定于使所述第五介质层和第五导电层表面，并使所述第二导电层203a与第五导电层相接触。
[0061]需要说明的是，在第三介质层303和第三导电层304表面形成若干层重叠的扇出基底100a、若干层重叠的半导体基底200a、或若干层交替重叠的扇出基底10a和半导体基底200a之后，在位于顶层的扇出基底10a和半导体基底表面形成再布线层300、第一绝缘层301和焊球302。
[0062]在另一实施例中，所述再布线层300、的第一绝缘层301和焊球302形成于第一扇出基底100表面。请参考图7，所述第一扇出基底100还包括:第二导电结构305，所述第二导电结构305与第一导电层104电连接,且所述第一扇出基底100的第二表面120与所述第二导电结构305的表面齐平，所述第一扇出基底100的第二表面120与第一扇出基底100的第一表面110相对。
[0063]如图7所示，在所述第一扇出基底100的第二表面110形成再布线层300a以及电隔离所述再布线层300a的第一绝缘层301a，所述再布线层300a与所述第二导电结构305电连接；在所述再布线层300a表面形成焊球302a。
[0064]在其他实施例中，在所述第一扇出基底的第二表面形成第三介质层和第三导电层，第三介质层和第三导电层的表面齐平，所述第三导电层与所述第二导电结构电连接。采用键合工艺，也能够在所述第三介质层和第三导电层表面形成若干层重叠的扇出基底、若干层重叠的半导体基底、或若干层交替重叠的扇出基底和半导体基底，所述半导体基底的结构与第一半导体基底的结构相同，所述扇出基底的结构与第一扇出基底的结构相同，所述第三导电层与半导体基底内的第一导电层相接触、或与扇出基底内的第二导电层相接触。
[0065]本实施例中，采用键合工艺使第一介质层和第一导电层的表面固定于第二介质层和第二导电层的表面，能够使第一扇出基底与第一半导体基底之间固定设置，以此实现第一扇出基底与第一半导体基底的三维系统级封装。因此，所述第一扇出基底或第一半导体基底的应用更广泛。而且，由于米用键合工艺使第一介质层和第一导电层的表面固定于第二介质层和第二导电层的表面，因此，所述第一介质层和第一导电层的表面直接与第二介质层和第二导电层的表面相接触，使得第一扇出基底与第一半导体基底之间无间隙，从而使由第一扇出基底和第一半导体基底构成的封装结构的尺寸缩小，有利于提高封装结构的集成度。
[0066]相应的，本发明还提供一种采用上述封装方法所形成的封装结构，请继续参考图5，包括:第一扇出基底100，所述第一扇出基底100包括:器件结构101、以及包围于所述器件结构101表面的封料层102，所述第一扇出基底100的第一表面110具有第一介质层103，所述第一介质层103内具有第一导电层104，所述第一导电层104的表面与第一介质层103的表面齐平，且所述第一导电层104与器件结构101电连接；第一半导体基底200,所述第一半导体基底200内具有第一导电结构201,所述第一半导体基底200的第一表面210与所述第一导电结构201的表面齐平，所述第一半导体基底200的第一表面210具有第二介质层202，所述第二介质层202内具有第二导电层203，所述第二导电层203的表面与第二介质层202的表面齐平,且所述第二导电层203与第一导电结构201电连接；所述第一介质层103和第一导电层104的表面固定于第二介质层202和第二导电层203的表面,且所述第一导电层104和第二导电层203的位置相互对应，使第一导电层104和第二导电层203之间电连接。
[0067]本实施例中，所述第一半导体基底200的第二表面220暴露出所述第一导电结构201，所述第一半导体基底200的第二表面220与第一半导体基底200的第一表面210相对。
[0068]此外，所述