0，220’流至该第二基板22与该第一基板21之间的空间S而增加清洗水流的面积，以于进行该清理作业时，液体能由内向外清洗助焊剂(如图2C所示的箭头方向Y)，而降低助焊剂残留的可能性，所以于清理作业结束后，助焊剂会因液体的冲洗而不会残留于该第一封装结构2a上方。因此，当后续该第一封装结构2a进行热传导时，不会发生爆板情况，因而有效避免堆栈式半导体封装件2发生分层的问题。
[0066]如图2D所示，设置多个电子组件24于该第二基板22上，以令该电子组件24与该第二基板22构成第二封装结构2b，且形成封装胶体25于该基板单元22a与该第一基板21之间。
[0067]于本实施例中，单一该基板单元22a上系设有多个该电子组件24。
[0068]此外，该电子组件24可为如半导体芯片的主动组件、或如电阻、电容、电感的被动组件。
[0069]又，该电子组件24以覆晶方式电性连接该第二基板22(或该基板单元22a);或者，也可以打线方式电性连接该第二基板22 (或该基板单元22a)。
[0070]另外，该封装胶体25填充满该第二基板22与该第一基板21之间的空间。
[0071]如图2E及图2E’所示，进行切单制程，并移除该承载件29。
[0072]于本实施例中，该切单制程沿该间隔部22b作为切割路径，以移除部分该间隔部22b，使该清理孔220成为缺口 260，该基板单元22a与保留的部分该间隔部22b’成为位于该第一基板21上方的另一基板26。
[0073]此外，该缺口 260，260’的形状依清理孔220，220’的形状而定，例如，图2E’的弯折形缺口 260为依图2B的十字形清理孔220、或图2E”的弧形缺口 260’为依图2B’的圆形清理孔220’。因此，该缺口可为弯折形、弧形、直线形或多边形。
[0074]另外，于其它实施例中，也可以一并移除全部该间隔部22b与清理孔220，220’。
[0075]本发明的制法藉由该些清理孔220，220’的设计以分散热应力，因而于覆晶结合及形成封装胶体25时，能避免该第一基板21与第二基板22发生翘曲现象，所以能减少该些支撑组件23与第一基板21或第二基板22间的界面的胀缩拉扯，以避免该些支撑组件23发生断裂而导致短路的问题。
[0076]本发明也提供一种基板(如图2B所示的第二基板22 )，其包括:多个基板单元22a、以及间隔部22b。
[0077]所述的间隔部22b位于各该基板单元22a之间，以连结各该基板单元22a，且该间隔部22b上具有至少一贯通的清理孔220，220’。
[0078]于一实施例中，该清理孔220，220’为十字形、圆形、条状或多边形。
[0079]于一实施例中，该间隔部22b为切割路径。
[0080]本发明还提供一种封装结构(如图2D所示的第二封装结构2b)，其包括:第二基板22、以及设于该第二基板22上的电子组件24。
[0081]所述的第二基板22包含多个基板单元22a、及位于各该基板单元22a之间以连结各该基板单元22a的间隔部22b，且该间隔部22b上具有至少一贯通的清理孔220，220’。
[0082]于一实施例中，该清理孔220，220’为十字形、圆形、条状或多边形。
[0083]于一实施例中，该间隔部22b为切割路径。
[0084]于一实施例中，该电子组件24为半导体组件。
[0085]本发明另提供一种半导体封装件2，如图2E所示，其包括:相叠的第一基板21与另一基板26 (可视为第二基板)、以及设于该第一基板21与另一基板26之间的封装胶体25。
[0086]所述的第一基板21上具有至少一半导体组件20。
[0087]所述的基板26藉由多个支撑组件23叠设于该第一基板21上，且该基板26的边缘具有至少一缺口 260，260’，而该缺口 260，260’为弯折形、弧形、直线形或多边形。
[0088]于一实施例中，所述的封装胶体25填充满该基板26与该第一基板21之间的空间S。
[0089]于一实施例中，该支撑组件23为导电组件，例如，该导电组件含有焊锡材料与助焊剂。
[0090]于一实施例中，该半导体封装件2还包括至少一电子组件24，其设于该基板26上。
[0091]综上所述，本发明的半导体封装件及其制法与基板暨封装结构中，主要藉由该些清理孔能使液体流至该第一与第二基板之间的空间，以于进行该清理作业时，液体能将助焊剂移除，所以于清理作业结束后，助焊剂不会残留于该第一基板上方。
[0092]此外，藉由该些清理孔能分散热应力，以避免该第一基板与第二基板发生翘曲现象，所以能避免该些支撑组件发生断裂的问题。
[0093]上述该些实施例仅例示性说明本发明的功效，而非用于限制本发明，任何本领域技术人员均可在不违背本发明的精神及范畴下，对上述该些实施例进行修饰与改变。此外，在上述该些实施例中的组件的数量仅为例示性说明，也非用于限制本发明。因此本发明的权利保护范围，应如权利要求书所列。
【主权项】
1.一种半导体封装件的制法，包括: 提供第一基板； 藉由多个支撑组件置放第二基板于该第一基板上，且该第二基板具有至少一贯通的清理孔；以及 进行清理作业，以藉由该清理孔清理该第二基板与该第一基板之间的空间。
2.根据权利要求1所述的半导体封装件的制法，其特征在于，该第一基板上具有至少一半导体组件。
3.根据权利要求1所述的半导体封装件的制法，其特征在于，该第二基板包含多个基板单元,且该清理孔位于该基板单元的边缘。
4.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括间隔部，其位于各该基板单元之间，以连结各该基板单元。
5.根据权利要求4所述的半导体封装件的制法，其特征在于，该间隔部为切割路径。
6.根据权利要求4所述的半导体封装件的制法，其特征在于，该清理孔位于该间隔部。
7.根据权利要求1所述的半导体封装件的制法，其特征在于，该清理孔为十字形、圆形、条状或多边形。
8.根据权利要求1所述的半导体封装件的制法，其特征在于，该支撑组件为导电组件。
9.根据权利要求8所述的半导体封装件的制法，其特征在于，该导电组件含有焊锡材料。
10.根据权利要求9所述的半导体封装件的制法，其特征在于，该导电组件含有助焊剂。
11.根据权利要求1所述的半导体封装件的制法，其特征在于，该清理作业还清理该支撑组件。
12.根据权利要求1所述的半导体封装件的制法，其特征在于，该清理作业藉由液体进行清理。
13.根据权利要求12所述的半导体封装件的制法，其特征在于，该液体为水。
14.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括设置至少一电子组件于该第二基板上。
15.根据权利要求1所述的半导体封装件的制法，其特征在于，该制法还包括形成封装胶体于该第二基板与该第一基板之间。
16.根据权利要求15所述的半导体封装件的制法，其特征在于，该封装胶体填充满该第二基板与该第一基板之间的空间。
17.—种基板,包括: 多个基板单元；以及 间隔部，其位于各该基板单元之间，以连结各该基板单元，且该间隔部上具有至少一贯通的清理孔。
18.根据权利要求17所述的基板，其特征在于，该间隔部为切割路径。
19.根据权利要求17所述的基板，其特征在于，该清理孔为十字形、圆形、条状或多边形。
20.—种封装结构,包括: 基板，包含多个基板单元及位于各该基板单元之间以连结各该基板单元的间隔部，该间隔部上具有至少一贯通的清理孔；以及 电子组件，其设于该基板上。
21.根据权利要求20所述的封装结构，其特征在于，该间隔部为切割路径。
22.根据权利要求20所述的封装结构，其特征在于，该清理孔为十字形、圆形、条状或多边形。
23.根据权利要求20所述的封装结构，其特征在于，该电子组件为半导体组件。
24.一种半导体封装件，包括: 第一基板；以及 第二基板，其藉由多个支撑组件设于该第一基板上，且该第二基板的边缘具有至少一缺口。
25.根据权利要求24所述的半导体封装件，其特征在于，该第一基板上具有至少一半导体组件。
26.根据权利要求24所述的半导体封装件，其特征在于，该缺口为弯折形、弧形、直线形或多边形。
27.根据权利要求24所述的半导体封装件，其特征在于，该支撑组件为导电组件。
28.根据权利要求27所述的半导体封装件，其特征在于，该导电组件含有焊锡材料。
29.根据权利要求28所述的半导体封装件，其特征在于，该导电组件含有助焊剂。
30.根据权利要求24所述的半导体封装件，其特征在于，该封装件还包括设置至少一电子组件于该第二基板上。
31.根据权利要求24所述的半导体封装件，其特征在于，该封装件还包括形成封装胶体于该第二基板与该第一基板之间。
32.根据权利要求31所述的半导体封装件，其特征在于，该封装胶体填充满该第二基板与该第一基板之间的空间。
【专利摘要】一种半导体封装件及其制法与基板暨封装结构，该半导体封装件的制法，先藉由多个支撑组件叠放第二基板于第一基板上，且该第二基板具有至少一贯通的清理孔，再进行清理该支撑组件的作业，并利用该清理孔清理该第二基板与该第一基板之间的空间。
【IPC分类】H01L21-56, H01L23-488, H01L21-60, H01L25-16, H01L23-28
【公开号】CN104617088
【申请号】CN201310577966
【发明人】徐逐崎, 王隆源, 江政嘉, 施嘉凯
【申请人】矽品精密工业股份有限公司
【公开日】2015年5月13日
【申请日】2013年11月14日
【公告号】US20150123287