层带分隔的存储单元层的存储单元3D阵列(1260)，其中绝缘层带具有非简单空间周期。装置包含耦接于阵列的电路，对应阵列中由总线1230供应的特定多位地址，响应编程、读取及擦除一组存储单元中目标单元的数据的指令。此组存储单元包括设置在绝缘层带之间的存储单元，绝缘层带的厚度在第一等效氧化物厚度及第二等效氧化物厚度之间交替，第二等效氧化物厚度大于第一等效氧化物厚度。在存储单元叠层中，操作期间位于邻接绝缘层带之间的邻接存储单元间的干扰，较由仅具有定值或较薄的厚度的绝缘层带(例如第一EOT)分隔的相邻存储单元间的干扰可减低。特定的多位地址可为一个以上字节(byte)的数据,其中I字节(byte)等于8位(bits)的数据。特定的多位地址可被行译码器1270、列译码器1240及记忆库译码器1250译码。
[0145]电路设计成接收编程的指令以储存数据于对应特定多位地址的存储单元组内，以及执行编程操作，包含施加编程电压至存储单元层内特定多位地址的存储单元中。电路设计成接收读取的指令以读取数据于对应特定多位地址的存储单元组内，以及执行读取操作，包含施加编程电压至存储单元层内特定多位地址的存储单元中。电路亦设计成接收擦除的指令以擦除数据于对应特定多位地址的存储单元组内，以及执行擦除操作，包含施加擦除电压至存储单元层内特定多位地址的存储单元中。
[0146]综上所述，虽然本发明已以实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视随附的权利要求范围所界定的为准。
【主权项】
1.一种存储器装置，包括: 有源层带及绝缘层带交错的多个叠层，绝缘层带具有等效氧化层厚度，使这些叠层通过交错的有源层带及绝缘层带具有非简单空间周期； 多个导线，正交排列于这些叠层上且具有与这些叠层共形的表面，这些导线在这些导线及有源层带的侧表面交界处定义接口区间的一多层阵列；以及 存储元件，位于接口区间中，接口区间建立可通过有源层带及这些导线存取的存储单元的三维阵列。
2.根据权利要求1所述的装置，其中这些叠层内的绝缘层带包括一第一组层带及一第二组层带，该第一组层带具有一第一等效氧化物厚度，该第二组层带具有一第二等效氧化物厚度，该第二等效氧化物厚度大于该第一等效氧化物厚度。
3.根据权利要求1所述的装置，其中该叠层中的绝缘层带的厚度在该第一等效氧化物厚度及该第二等效氧化物厚度之间交错。
4.根据权利要求3所述的装置，包括耦接于存储单元的三维阵列的一电路系统，以及对应特定多位地址的一组存储单元，该组存储单元包括设置在绝缘层带之间的存储单元，绝缘层带的厚度在该第一等效氧化物厚度及该第二等效氧化物厚度之间交替，该电路系统配置用于: 接收编程指令以于存储单元组内储存数据，以及在组内的存储单元执行编程操作； 接收读取指令以于存储单元组内读取数据，以及在组内的存储单元执行读取操作；以及 接收擦除指令以于存储单元组内擦除数据，以及在组内的存储单元执行擦除操作。
5.根据权利要求1所述的装置，其中该第二等效氧化物厚度与该第一等效氧化物厚度的比值介于1.2-3。
6.根据权利要求2所述的装置，其中该第一等效氧化物厚度介于15-30nm。
7.根据权利要求2所述的装置，其中该第二等效氧化物厚度介于25-50nm。
8.根据权利要求1所述的装置，这些叠层内的有源层带包括一第一有源层带及一第二有源层带，其中该第一有源层带或该第二有源层带的厚度介于15-30nm。
9.根据权利要求2所述的装置，包括位于该叠层上的一顶端绝缘层，该顶端绝缘层具有一第三等效氧化物厚度，该第三等效氧化物厚度大于该第二等效氧化物厚度。
10.根据权利要求1所述的装置，包括: 有源层及绝缘层交错的一叠层，有源层具有等效氧化物厚度，使该叠层通过交错的有源层及绝缘层具有非简单空间周期，其中该叠层包括有源层及绝缘层交错的多个次叠层，该叠层内的这些次叠层各包括位于一第一有源层及一第二有源层之间的一第一绝缘层，以及位于该第二有源层之下的一第二绝缘层，该第二绝缘层的一第二等效氧化物厚度大于该第一绝缘层的一第一等效氧化物厚度；以及。 多个第一层间连接器及多个第二层间连接器，这些第一层间连接器位于有源层与绝缘层交错的该叠层内，且停止于这些次叠层内对应的各该第一有源层，这些第二层间连接器位于有源层与绝缘层交错的该叠层内，且停止于这些次叠层内对应的各该第二有源层。
11.根据权利要求10所述的装置，包括: 一顶端绝缘层，位于该叠层上，并定义用以形成这些第一连接器及这些第二连接器的多个接点位置，其中该顶端绝缘层具有大于该第二等效氧化层厚度的一第三等效氧化层厚度。
12.根据权利要求10所述的装置，其中这些第一层间连接器及这些第二层间连接器中的层间连接器自一连接器表面延伸至这些次叠层内的该第一有源层及该第二有源层，且包括: 多条图案化导线，位于该连接器表面顶端之上，且连接层间连接器。
13.一种存储器装置的制造方法，包括: 形成由有源层及绝缘层交错的一叠层，有源层具有等效氧化层厚度，使该叠层通过交错的有源层及绝缘层具有非简单空间周期； 刻蚀该叠层以定义有源层带及绝缘层带交错的叠层； 在叠层内的有源层带侧形成一存储层，该存储层接触导电层带的侧表面； 形成一导电材料层于该存储层上，该导电材料层具有与叠层上的该存储层共形的表面； 刻蚀该导电材料层以定义多个导线，这些导线正交排列于叠层上的该存储层上，且具有与该存储层共形的表面，以在叠层上有源层带的侧表面与这些导线的交界处的接口区间内定义存储单元的三维阵列。
14.根据权利要求13所述的方法，其中叠层内的绝缘层带包括具一第一等效氧化物厚度的一第一组层带，以及具一第二等效氧化物厚度的一第二组层带，该第二等效氧化物厚度大于该第一等效氧化物厚度。
15.根据权利要求14所述的方法，其中位于该第一等效氧化物厚度及该第二等效氧化物间的叠层内的绝缘层带厚度大于该第一等效氧化物厚度。
16.根据权利要求14所述的方法，其中该第二等效氧化物厚度与该第一等效氧化物厚度的比值介于1.2-3。
17.根据权利要求14所述的方法，其中该第一等效氧化物厚度介于15-30nm，该第二等效氧化物厚度介于25-50nm。
18.根据权利要求13所述的方法，该叠层内的有源层带包括一第一有源层带及一第二有源层带，其中该第一有源层带或该第二有源层带的厚度介于15_30nm。
19.根据权利要求13所述的方法，包括: 对应多个层间连接器的多个接点位置刻蚀叠层中的多个第一通孔及多个第二通孔，并停止于这些次叠层内的第一有源层；以及 停止于所述第一有源层之后，再次刻蚀叠层内的这些第二通孔，以至这些第二通孔的目标深度。
20.根据权利要求19所述的方法，所述刻蚀这些第一通孔及这些第二通孔到达这些第一通孔的目标深度，所述再次刻蚀这些第二通孔到达这些第二通孔的目标深度。
21.根据权利要求19所述的方法，所述再次刻蚀这些第二通孔包括刻蚀叠层顶端上的这些次叠层的通孔，以及停止在叠层顶端上的这些次叠层内的第二有源层。
22.根据权利要求19所述的方法，包括刻蚀叠层上的一顶端绝缘层，以定义这些接点位置，其中该顶端绝缘层具有大于该第二等效氧化物厚度的一第三等效氧化物厚度。
23.根据权利要求19所述的方法，包括: 在这些第一通孔及这些第二通孔内形成这些层间连接器，这些层间连接器从一连接器表面延伸至这些次叠层的第一有源层与第二有源层；以及 在该连接器表面顶端之上形成图案化导线，并与这些层间连接器连接。
24.根据权利要求19所述的方法，其中所述刻蚀及所述再次刻蚀使用一组N个刻蚀掩模，这些刻蚀掩模具有对应这些接点位置的掩模区域与掩模开口，其中M为这些次叠层中的有源层数目，且2N大于或等于M，该方法包括: 对各个刻蚀掩模n，其中η介于N与2间，刻蚀在2η_1个这些接点位置交错的组的2η-2-个这些次叠层，以形成该第一层间连接器及该第二层间连接器，并停止于这些次叠层内的第一有源层；以及 对刻蚀掩模η = 1，刻蚀在这些接点位置交错处的这些次叠层的第二有源层及第二绝缘层，并停止于这些次叠层内的第二有源层。
【专利摘要】本发明公开了一种存储器装置及其制造方法，该存储器装置包括：有源层带及绝缘层带交错的多个叠层，绝缘层带具有等效氧化层厚度，使这些叠层通过交错的有源层带及绝缘层带具有非简单空间周期；多个导线，正交排列于这些叠层上且具有与这些叠层共形的表面，这些导线在这些导线及有源层带的侧表面交界处定义接口区间的一多层阵列；以及存储元件，位于接口区间中，接口区间建立可通过有源层带及这些导线存取的存储单元的三维阵列。
【IPC分类】H01L21-8247, H01L27-115
【公开号】CN104795398
【申请号】CN201410426979
【发明人】陈士弘
【申请人】旺宏电子股份有限公司
【公开日】2015年7月22日
【申请日】2014年8月27日
【公告号】US20150206882