摄氏度?80摄氏度，压强为0.5托?50托，功率小于100瓦，频率小于100千赫兹。
[0086]所述远端等离子体化学干法刻蚀工艺是一种各向同性的刻蚀工艺，对鳍部201的表面损伤小，在经过所述远端等离子体化学干法刻蚀工艺之后，能够保证所述鳍部201的侧壁和底部表面形貌良好、损伤较少，以此保证鳍部201的特征尺寸(⑶，CriticalDimens1n)精确均一。
[0087]请参考图11，在去除所述掩膜层206、第二保护层205和第一保护层204之后，在介质层202表面、以及鳍部201的侧壁和顶部表面形成横跨于所述鳍部201的栅极结构207 ;在所述栅极结构207两侧的鳍部201内形成源区和漏区(未图示)。
[0088]所述栅极结构207包括:位于介质层202表面、以及鳍部201的侧壁和底部表面的栅介质层270,位于栅介质层270表面的栅极层271,以及位于栅极层271和栅介质层270侧壁表面的侧墙(未图示)。
[0089]所述栅极结构207的形成工艺包括:在介质层202表面、以及鳍部201的侧壁和顶部表面形成栅介质膜；在所述栅介质膜表面形成栅极膜；刻蚀部分栅极膜和栅介质膜，直至暴露出介质层202表面、以及鳍部201的侧壁和顶部表面，形成栅极层271和栅介质层270 ;在所述栅极层271和栅介质层270的侧壁表面形成侧墙(未图示)。
[0090]在一实施例中，所述栅介质膜的材料为氧化硅，所述栅极膜的材料为多晶硅，所述栅介质膜和栅极薄膜的形成工艺为化学气相沉积工艺。所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合，所述侧墙的形成工艺包括:在所述栅极层、栅介质层和鳍部201表面形成侧墙膜；回刻蚀所述侧墙膜直至暴露出栅极层表面、以及鳍部201的侧壁和顶部表面，在栅极层和栅介质层两侧的鳍部201侧壁和顶部表面形成侧墙。
[0091]在另一实施例中，所需形成的栅极结构为高K金属栅极(HKMG)结构，则所述栅极结构的形成工艺为后栅工艺(Gate Last)。首先在介质层202表面、以及鳍部201的侧壁和顶部表面沉积伪栅极膜，所述伪栅极膜的材料为多晶硅；刻蚀部分伪栅极膜，直至暴露出介质层202表面、以及鳍部201的侧壁和顶部表面，形成伪栅极层，所述伪栅极层横跨于鳍部201的侧壁和顶部表面；在所述伪栅极层两侧的介质层202表面、以及鳍部201的侧壁和顶部表面形成侧墙；在形成侧墙之后，在介质层202表面、鳍部201的侧壁和顶部表面形成第二介质层，所述第二介质层的表面与伪栅极层的表面齐平；去除伪栅极层，在第二介质层内形成开口 ；在所述开口侧壁和底部表面形成高K栅介质层；在高K介质层表面形成填充满所述开口的金属栅极层。
[0092]本实施例中，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度。由于所述第一保护层的形成工艺为沉积工艺，避免了形成第一保护层时对所述鳍部造成损耗，从而保证了鳍部的结构尺寸精确均匀。而且，所述第一保护层的密度大于氧化硅，使所述第一保护层具有足够的硬度，保证了所述第一保护层在后续的离子注入工艺中，保护所述鳍部表面免受损伤。此外，所述第一保护层表面还具有以氧化工艺形成的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层，能够防止在形成所述掩膜层的过程中所述第一保护层和形成掩膜层的工艺相互影响，以此避免形成掩膜层的工艺对第一保护层造成损伤，或者所述第一保护层的材料造成所形成的掩膜层图形不准确。
[0093]虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
【主权项】
1.一种半导体结构的形成方法，其特征在于，包括: 提供衬底，所述衬底表面具有鳍部，所述衬底表面和鳍部的部分侧壁表面具有介质层，所述介质层表面低于鳍部的顶部表面； 采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，所述第一保护层的密度大于氧化硅的密度； 采用氧化工艺在所述第一保护层表面形成第二保护层； 在第二保护层表面形成掩膜层，所述掩膜层暴露出部分鳍部表面的第二保护层，所述第二保护层用于隔离所述第一保护层和掩膜层； 以所述掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子； 在所述离子注入工艺之后，去除所述掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。2.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括:在形成所述第一保护层之前，采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第三保护层，所述第一保护层形成于所述第三保护层表面，所述第三保护层用于粘接第一保护层与鳍部。3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述第三保护层的材料为氧化硅，形成工艺为原子层沉积工艺。4.如权利要求3所述的半导体结构的形成方法，其特征在于，还包括:在去除所述第一保护层之后，去除所述第三保护层。5.如权利要求4所述的半导体结构的形成方法，其特征在于，去除所述第三保护层的工艺为远端等离子体化学干法刻蚀工艺，工艺参数包括:刻蚀气体包括NF3和NH3, NF3与NH3的流量比为1:20?5: 1，刻蚀温度为40摄氏度?80摄氏度，压强为0.5托?50托，功率小于100瓦，频率小于100千赫兹。6.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为氮化硅、碳化硅或氮氧化硅，所述第一保护层的形成工艺为原子层沉积工艺。7.如权利要求6所述的半导体结构的形成方法，其特征在于，当所述第一保护层的材料为氮化硅时，所述第二保护层的材料为氮氧化硅；当所述第一保护层的材料为碳化硅时，所述第二保护层的材料为氧化硅。8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述掩膜层的材料为光刻胶，所述掩膜层的形成工艺包括:在第二保护层表面形成光刻胶膜；使所述光刻胶膜图形化，形成光刻胶层，所述光刻胶层暴露出部分鳍部表面的第二保护层。9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述去除所述掩膜层、第二保护层和第一保护层的工艺包括:去除所述掩膜层；在去除所述掩膜层之后，去除所述第二保护层；在去除所述第二保护层之后，去除所述第一保护层。10.如权利要求9所述的半导体结构的形成方法，其特征在于，所述去除第一保护层和第二保护层的工艺为湿法刻蚀工艺。11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料为氮化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液，所述磷酸溶液的质量百分比浓度小于 50%。12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第二保护层的材料为氮氧化硅，所述湿法刻蚀工艺的刻蚀液为磷酸溶液和氢氟酸溶液，在所述氢氟酸溶液中，水和氢氟酸的体积比为50:1?100:1，所述磷酸溶液的质量百分比浓度小于50%。13.如权利要求1所述的半导体结构的形成方法，其特征在于，在鳍部内掺杂的离子为P型离子或N型离子。14.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层的材料为氧化石圭。15.如权利要求1所述的半导体结构的形成方法，其特征在于，所述介质层与衬底和鳍部之间还具有衬垫层，所述衬垫层的材料为氧化硅。16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括:在去除所述掩膜层、第二保护层和第一保护层之后，在介质层表面、以及鳍部的侧壁和顶部表面形成横跨于所述鳍部的栅极结构；在所述栅极结构两侧的鳍部内形成源区和漏区。17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述栅极结构包括??位于介质层表面、以及鳍部的侧壁和底部表面的栅介质层，位于栅介质层表面的栅极层，以及位于栅极层和栅介质层侧壁表面的侧墙。
【专利摘要】一种半导体结构的形成方法，包括：提供表面具有鳍部的衬底，衬底表面和鳍部的部分侧壁表面具有介质层，介质层表面低于鳍部的顶部表面；采用沉积工艺在介质层表面、鳍部的侧壁和底部表面形成第一保护层，第一保护层的密度大于氧化硅的密度；采用氧化工艺在第一保护层表面形成第二保护层；在第二保护层表面形成掩膜层，掩膜层暴露出部分鳍部表面的第二保护层，第二保护层用于隔离第一保护层和掩膜层；以掩膜层为掩膜，采用离子注入工艺在鳍部内掺杂离子；在离子注入工艺之后，去除掩膜层、第二保护层和第一保护层，并暴露出介质层表面、以及鳍部的部分侧壁和底部表面。所形成的半导体结构形貌良好、特征尺寸精确均一。
【IPC分类】H01L21/336, H01L29/78
【公开号】CN105097533
【申请号】CN201410198240
【发明人】赵海
【申请人】中芯国际集成电路制造(上海)有限公司
【公开日】2015年11月25日
【申请日】2014年5月12日