以及第三外延半导体材料层； 执行至少一个工艺操作，以自该鳍片的上表面上方移除该第一、第二以及第三外延半导体材料层，从而暴露该鳍片； 执行蚀刻工艺，以相对该第一、第二以及第三外延半导体材料层选择性移除该鳍片，从而定义由该第一、第二以及第三外延半导体材料层组成的两个鳍片结构；以及 围绕由该第一、第二以及第三外延半导体材料层组成的该鳍片结构的至少其中一个的部分形成栅极结构。2.如权利要求1所述的方法，其中，该第一及第三外延半导体材料层由相同的半导体材料制成。3.如权利要求1所述的方法，其中，该第一、第二以及第三外延半导体材料层都是硅锗材料，以及其中，该第一及第三外延半导体材料层中的锗浓度基本相同，且该第二外延半导体材料层中的锗浓度小于各该第一及第三外延半导体材料层中的该锗浓度。4.如权利要求1所述的方法，其中，该第一及第三外延半导体材料层由SiGe。.45制成，且该第二外延半导体材料层由SiGea25制成。5.如权利要求1所述的方法，其中，该第一及第三外延半导体材料层均由硅、锗浓度为10%或更低的硅锗材料，或II1-V族材料制成。6.如权利要求1所述的方法，其中，该第一及第三外延半导体材料层由硅锗制成，且它们具有小于5纳米的厚度。7.如权利要求1所述的方法，其中，该衬底为硅衬底。8.如权利要求1所述的方法，其中，该第一及第三外延半导体材料层由II1-V族材料、InGaAs、GaAs、InAs、SiGe 或 InSbAs 的其中一种组成。9.如权利要求1所述的方法，其中，执行该至少一个工艺操作包括执行至少一个化学机械抛光工艺。10.如权利要求1所述的方法，其中，所有该多个外延沉积工艺都在执行该至少一个工艺操作之前执行。11.如权利要求1所述的方法，其中，该方法包括: 执行该多个外延沉积工艺的其中一个，以围绕该鳍片的该暴露部分形成该第一外延半导体材料层； 自该鳍片的该上表面上方移除该第一外延半导体材料层的部分；以及 在移除该第一外延半导体材料层的该部分以后，形成该第二及第三外延半导体材料层。12.如权利要求1所述的方法，其中，该方法包括: 执行该多个外延沉积工艺的其中一个，以围绕该鳍片的该暴露部分形成该第一外延半导体材料层； 自该鳍片的该上表面上方移除该第一外延半导体材料层的部分； 在移除该第一外延半导体材料层的该部分以后，执行该多个外延沉积工艺中的另一个，以在该第一外延半导体材料层及该鳍片上形成该第二外延半导体材料层； 自该鳍片的该上表面上方移除该第二外延半导体材料层的部分；以及 在移除该第二外延半导体材料层的该部分以后，形成该第三外延半导体材料层。13.如权利要求1所述的方法，其中，该方法包括: 执行该多个外延沉积工艺的其中至少两个，以围绕该鳍片的该暴露部分形成该第一及第二外延半导体材料层； 自该鳍片的该上表面上方移除该第一及第二外延半导体材料层的部分；以及 在移除该第一及第二外延半导体材料层的该部分以后，形成该第三外延半导体材料层。14.一种方法，包括: 在半导体衬底中形成多个沟槽，以定义鳍片； 执行第一外延沉积工艺，以在该鳍片的暴露部分上形成第一外延半导体材料层； 执行第二外延沉积工艺，以在该第一外延半导体材料层上形成第二外延半导体材料层； 执行第三外延沉积工艺，以在该第二外延半导体材料层上形成第三外延半导体材料层； 使用绝缘材料层过填充该沟槽； 执行至少一个平坦化工艺，以自该鳍片的上表面上方移除至少该第一、第二以及第三外延半导体材料层，从而暴露该鳍片； 执行蚀刻工艺，以相对该第一、第二以及第三外延半导体材料层选择性移除该鳍片，从而定义由该第一、第二以及第三外延半导体材料层组成的两个鳍片结构；以及 围绕由该第一、第二以及第三外延半导体材料层组成的该鳍片结构的至少其中一个的部分形成栅极结构。15.如权利要求14所述的方法，其中，该第一及第三外延半导体材料层由相同的半导体材料制成。16.如权利要求14所述的方法，其中，该第一及第三外延半导体材料层由硅锗制成，且它们具有小于5纳米的厚度。17.如权利要求14所述的方法，其中，该第一、第二以及第三外延半导体材料层都是硅锗材料，以及其中，该第一及第三外延半导体材料层中的锗浓度基本相同，且该第二外延半导体材料层中的锗浓度小于各该第一及第三外延半导体材料层中的该锗浓度。18.如权利要求14所述的方法，其中，该第一及第三外延半导体材料层由SiGe。.45制成，且该第二外延半导体材料层由SiGea25制成。19.如权利要求14所述的方法，其中，该第一及第三外延半导体材料层均由硅、锗浓度为10%或更低的硅锗材料，或II1-V族材料制成。20.如权利要求14所述的方法，其中，该第一及第三外延半导体材料层由II1-V族材料、InGaAs、GaAs、InAs、SiGe 或 InSbAs 的其中一种组成。21.如权利要求14所述的方法，其中，执行该至少一个平坦化工艺包括执行至少一个化学机械抛光工艺。22.一种装置，包括: 衬底，由第一半导体材料制成； 至少一个绝缘材料层，位于该衬底上方； 鳍片结构，位于该绝缘材料层及该衬底上方，该鳍片结构包括第一、第二以及第三半导体材料层，其中，该第一、第二以及第三层的半导体材料不同于该第一半导体材料；以及 栅极结构，围绕由该第一、第二以及第三半导体材料层组成的该鳍片结构的部分。23.如权利要求22所述的装置，其中，该第二半导体材料层位于该第一与第三半导体材料层之间。24.如权利要求22所述的装置，其中，该第一、第二以及第三半导体材料层具有长轴，其相对该衬底的上表面基本垂直取向。25.如权利要求22所述的装置，其中，该第一及第三半导体材料层由相同的半导体材料制成。26.如权利要求22所述的装置，其中，该第一及第三半导体材料层由硅锗制成，且它们具有小于5纳米的厚度。27.如权利要求22所述的装置，其中，该第一、第二以及第三半导体材料层都是硅锗材料，以及其中，该第一及第三半导体材料层中的锗浓度基本相同，且该第二半导体材料层中的锗浓度小于各该第一及第三半导体材料层中的该锗浓度。28.如权利要求22所述的装置，其中，该第一及第三半导体材料层由SiGeα45制成，且该第二半导体材料层由SiGea25制成。29.如权利要求22所述的装置，其中，该第一及第三半导体材料层均由硅、锗浓度为10%或更低的硅锗材料，或II1-V族材料制成。30.如权利要求22所述的装置，其中，该衬底为硅衬底。31.如权利要求22所述的装置，其中，该第一及第三半导体材料层由II1-V族材料、InGaAs、GaAs、InAs、SiGe 或 InSbAs 的其中一种组成。
【专利摘要】本申请揭示通过执行三包工艺形成半导体装置的沟道区的方法。其中一种示例方法包括：除其它以外，形成定义鳍片的多个沟槽；执行多个外延沉积工艺，以围绕该鳍片的暴露部分形成第一、第二以及第三外延半导体材料层；自该鳍片的上表面上方移除该第一、第二以及第三外延半导体材料层，从而暴露该鳍片；相对该第一、第二以及第三外延半导体材料层选择性移除该鳍片，从而定义由该第一、第二以及第三外延半导体材料层组成的两个鳍片结构；以及围绕由该第一、第二以及第三外延半导体材料层组成的该鳍片结构的至少其中一个的部分形成栅极结构。
【IPC分类】H01L21/336, H01L29/78, H01L29/10
【公开号】CN105244280
【申请号】CN201510382734
【发明人】B·J·帕夫拉克, 本塔旭·本汉艾影, M·萨曼尼杰拉德
【申请人】格罗方德半导体公司
【公开日】2016年1月13日
【申请日】2015年7月2日
【公告号】US9263555, US20160005834, US20160133740