专利名称：叠层线路基板的制作方法
技术领域：
本实用新型涉及一种叠层线路基板，特别是涉及一种凸块捕捉垫(bumpcapture pad)位于表面线路保护层(circuit protection layer)表面的叠层线路基板及其制作工艺。
背景技术：
近年来，随着电子技术的日新月异，高科技电子产业的相继问世，使得更人性化、功能更佳的电子产品不断地推陈出新，并朝向轻、薄、短、小的趋势设计。目前在半导体制作工艺当中，基板型承载器(substrate typecarrier)是经常使用的构装组件，其主要包括压合法(laminate)及增层法(build up)二大类型的基板。其中，基板主要由多层图案化线路层及多层介电层所交替叠合而成，由于基板具有布线细密、组装紧凑及性能良好等优点，使得基板已经成为覆晶构装用基板(flip chip substrate)的主流。
一般而言，基板的图案化线路层例如由导电层经过光刻蚀刻所限定形成，而介电层配置于两相邻的图案化线路层之间，用以隔离两相邻的图案化线路层。其中，相重叠的图案化线路层之间可通过一镀通插塞(PlantingThrough Hole，PTH)或一导电孔(conductive via)，而彼此相互电连接，而介电层的材质例如为玻璃环氧基树脂(FR-4、FR-5)、双顺丁烯二酸醯亚胺(Bismaleimide-Triazine， BT)或者环氧树脂(epoxy)等。此外，一般基板的最外层的图案化线路层及介电层还更以一表面线路保护层所覆盖，其中表面线路保护层例如为焊罩层(solder mask)，而表面线路保护层仅暴露出由表层的图案化线路层所形成的接合垫(bonding pad)，其中接合垫用以作为基板之用以连接外部装置的接点，而接合垫的表面还可配设一预焊块(pre-solder)，作为连接覆晶构装的芯片的接点。
图1为现有的一种增层法所制作的基板，其绕线结构的局部剖视图。请参照图1，以四层线路层的基板为例，现有的基板100具有一绝缘芯层110，其上下两侧先分别形成未图案化的一第一线路层120a、120b，接着再图案化第一线路层120a、120b，以形成图案化的第一线路层120a、120b，接着利用机械钻孔(mechanical drill)的方式凿穿绝缘芯层110以形成多个贯孔112，而贯孔112的内侧壁例如以电镀的方式形成一导电层115，并填入一树脂材料114于贯孔112的内部空间，用以形成多个镀通插塞116。接着，在后续的增层法的制作过程以绝缘芯层110的上半侧为例，其做法在第一线路层120a之上形成一介电层130a，并利用感光成孔(photo via)或激光钻孔(1aser ablation)的方式，来图案化介电层130a，用以在介电层130a上形成多个开口132(仅绘示其一)。之后，再在每一开口132之内填入导电物质，用以形成多个导电孔134。接着，再在介电层130a之上形成图案化的第二线路层120c，其中第二线路层120c通过导电孔134而电连接于第一线路层120a，且第二线路层120c具有多个接合垫122a，其暴露于基板100最外层的表面线路保护层150a。此外，在基板100顶面的接合垫122a还可配设多个预焊块124，可作为连接覆晶构装的芯片的接点。另外，同样的方式，在绝缘芯层110的下半侧依序形成一介电层130b、一图案化的第二线路层120d以及一表面线路保护层150b，且为了提供各种型态的接点，在基板100的底面的接合垫122b上，还可配置例如焊球(ball)、针脚(pin)或导电凸块(conductive block)等各种型态的接点126，且接点126例如以面阵列(area array)的方式，排列于基板100的底面，用以构成一具有高脚数的基板100。
值得注意的是，现有利用增层法所制作的基板，虽可提供高脚数的芯片封装结构，但在制作上仍存在以下缺点(1)镀通插塞以及导电孔的制作过程复杂，且其制作成本不易降低。(2)现有的接合垫的制作在形成图案化的线路层的同时所形成，因此接合垫所属的线路层，在布线面积不变的情况下，将无法有效地提高其线路的绕线密度。(3)现有的接合垫的横向截面积太大(其直径约为90～130微米)，因而相对地缩小邻近接合垫的所属线路层的布线面积。
实用新型内容本实用新型的目的在于提供一种叠层绕线结构，适用于一高密度绕线的基板，用以增加基板的绕线密度。
本实用新型的另一目的在于提供一种叠层线路基板的制作工艺，适用于一高密度绕线的基板，用以简化基板的线路的制作过程，并降低制作的成本。
本实用新型的目的是这样实现的，即提供一种叠层线路基板，至少包括一叠合层，具有至少一接合垫，其配置于该叠合层的一面；图案化的一表面线路保护层，配置于该叠合层的配有该接合垫的该面上，且该表面线路保护层具有至少一开口，其暴露出该接合垫的表面；以及至少一凸块捕捉垫(bump capture pad)，配置于该接合垫的表面上，且该凸块捕捉垫的周缘向外延伸至该开口的内壁面。
为达到本实用新型的上述目的，本实用新型叠层线路基板的制作工艺，至少包括下列步骤(a)提供至少一介电层及多个线路层，并对位叠合介电层及这些线路层，用以形成一叠合层，其中介电层位于任二相邻的这些线路层之间；(b)在叠合层上形成至少一贯孔，其中贯孔贯穿叠合层，而连接叠合层的两面；(c)在叠合层的两面及贯孔的内壁面全面性形成一导电层；(d)图案化位于叠合层的最外层的导电层，用以形成一外层线路及至少一接合垫；(e)在叠合层的配置有接合垫的一面形成至少一图案化的表面线路保护层，且表面线路保护层具有一开口，其暴露出接合垫的表面，并在该贯孔之中同时填入形成该表面线路保护层的材质；以及(f)形成一凸块捕捉垫于接合垫的表面，其中凸块捕捉垫的周缘系向外延伸至开口的内壁面，并可更延伸至表面线路保护层的邻近开口的局部表面。
基于上述，本实用新型因采用凸块捕捉垫位于表面线路保护层的表面的叠层线路基板及其制作工艺，先形成高密度绕线的叠合层，再由表面线路保护层所限定的开口位置上形成一凸块捕捉垫，其对应配置于线路层所形成的接合垫上。因此，基板的内部的线路层不需先限定出大面积的接合垫，而是通过较小横向截面积的接合垫，并配合一形成于掩模层的表面的凸块捕捉垫，来作为基板用以连接覆晶接合的芯片的凸块接点，以有效地增加接合垫所属的线路层的布线密度。
图1为现有的一种增层法所制作的基板，其绕线结构的局部剖视图；图2A～图2F为本实用新型的较佳实施例确一种叠层线路基板的制作工艺的流程图；图3A为图2F的A部分的局部放大图，其中接合垫适用于一非焊罩限定型(NSMD)的接点。
图3B为图2F的A部分的局部放大图，其中接合垫适用于一焊罩限定型(SMD)的接点。
具体实施方式
图2A～图2F为本实用新型的较佳实施例的一种叠层线路基板的制作工艺的流程图。请先参考图2A，首先提供一基板，例如覆晶接合用的承载器或一般印刷电路板，本较佳实施例是以四层导线层的基板200作为举例，但不限于四层线路层的基板，任何线路层的数目大于二的基板或具有金属核心层(Metal Core)的基板均可通用。首先，基板的叠合层202主要由多层介电层210a、210b、210c及多层线路层220a、220b、220c、220d所堆栈而成，其中叠合层202的制作工艺除可利用现有的增层法，来逐次形成多层介电层210a、210b、210c及多层线路层220a、220b、220c、220d之外，也可利用现有的压合法，将多层介电层210a、210b、210c及多层已图案化的线路层220a、220b、220c、220d同时压合，以形成如图2A所示的叠合层202，其中介电层210a、210b、210c位于任二相叠的图案化线路层220a、220b、220c、220d之间，且最外层的线路层220a、220d例如尚未进行图案化的制作工艺。
请参考图2B，利用机械式钻孔或激光钻孔(laser drill)的方式，形成多个贯孔212于叠合层202之中，其中贯孔212贯穿叠合层202，而连接叠合层202的两面。接着请参考图2C，全面性形成一导电层214于叠合层202的两面及贯孔212的内壁面，而导电层214形成的方式例如电镀，其中导电层214电连接于相叠的图案化线路层220a、220b、220c、220d。接着如图2D所示，例如以光刻蚀刻的方式，图案化位于叠合层202的最外层的线路层220a、220d，并同时形成多个接合垫224a、224b。值得注意的是，就现有技术而言，接合垫224a、224b的面积(或宽度)在设计上必须足以连接一凸块的一端。然而，在本较佳实施例之中，接合垫224a、224b的外径可远小于90微米，如图3A所示，甚至仅需利用线路层220a、220d所形成导线(trace)的末端或局部线段来作为接合垫224a、224b。
值得注意的是，上述图2B～图2D图的步骤中，就制作工艺的复杂度而言，现有以增层法所制作的高密度基板，必须进行多道繁琐步骤以完成导电孔，故成本高且制作困难，而本较佳实施例先利用压合法将叠合层202叠合之后，再利用精确度高的机械式钻孔或激光钻孔的方式，来形成多个垂直贯穿基板200的贯孔212，接着再形成导电层214，用以电连接相叠的图案化的导线层220a、220b、220c、220d，并配合后续的凸块捕捉垫设计，即可形成一高密度基板，且相对降低制作的成本。
接着请参考图2E，形成一图案化的表面线路保护层230于叠合层202的配置有接合垫224a、224b的一面，且表面线路保护层230例如为焊罩层或感旋光性及非感旋光性的介电层。表面线路保护层230具有多个开口232，其暴露出接合垫224a、224b的表面。此外，在形成表面线路保护层230的同时，最好可以一并填入形成表面线路保护层230的材质于贯孔212之中，但不限定仅能利用此方式来填孔。另外，形成图案化的表面线路保护层230的方法包括预先形成未图案化的表面线路保护层230于叠合层202的配置有接合垫224a、224b的一面，接着再图案化表面线路保护层230以形成开口232，其中形成开口232的方法包括感光成孔、激光烧孔或电离子体蚀孔。接着请参考图2F，最后形成一凸块捕捉垫240于每一接合垫224a、224b的表面，其中凸块捕捉垫240的周缘向外延伸至开口232的内壁面，并延伸至表面线路保护层230的邻近开口232的局部表面，以形成一具有高密度接点的基板200。
值得注意的是，上述图2E～图2F的步骤中，凸块捕捉垫240在完成图案化的表面线路保护层230之后，再利用图案化的制作工艺(通常是光刻蚀刻的制作工艺)加以形成于接合垫224a、224b之上。例如以电镀的方式，先将来图案化的一导电层形成于表面线路保护层230上，接着再图案化此导电层，用以在每一接合垫224a、224b上形成一凸块捕捉垫240。其中，凸块捕捉垫240配置于表面线路保护层230之上，且凸块捕捉垫240的底部对应连接于最外层的导线层220的接合垫224a、224b，用以作为基板200连接覆晶接合的芯片的凸块接点或预焊块，因此不需再接合垫224a、224b上配置现有的预焊块在。
请参考图3A，其绘示图2F的A部分的局部放大图，其中接合垫适用于一非焊罩限定型(NSMD)的接点。在本较佳实施例中，接合垫224a例如为线路层220的导线的末端或局部线段，其横向截面积小于凸块捕捉垫240的底部的横向截面积，而接合垫的形状例如为直线形、圆形或其它形状。此外，请参考图3B，其绘示的是图2F的A部分的局部放大图，其中接合垫224a也可适用于一焊罩限定型(SMD)的接点，其中接合垫224a例如为线路层220的导线的末端或局部线段，其横向截面积大于凸块捕捉垫240的底部的横向截面积。因此，在相同的布线密度之下，本实用新型是通过较小横向截面积的接合垫224a、224b，并配合形成于表面线路保护层230的表面的凸块捕捉垫240的绕线设计，将使最外层的导线层220a、220d的布线面积将可进一步缩小，而利用形成于表面线路保护层230的表面的凸块捕捉垫240来连接外界的接点(例如凸块)。
请再参考图2F，凸块捕捉垫240形成于表面线路保护层230的表面，并连接于接合垫224a、224b，由于接合垫224a、224b的面积不需要很大，即可，使得接合垫224a、224b所属的线路层的布线密度可以相对提高。因此，在相同的布线密度下，本较佳实施例的四层(1/2/1)线路层的叠层线路基板将可取代现有的六层(2/2/2)线路层的叠层线路基板。
综上所述，本实用新型的叠层线路基板及其制作工艺具有下列优点(1)在高布线密度的要求下，本实用新型的叠层线路基板及其制作工艺能够利用低成本的机械式钻孔来形成垂直贯穿叠合层的贯孔，而无需使用昂贵的激光钻孔，即可符合高密度布线的要求，故可降低线路基板的制作成本。
(2)本实用新型的叠层线路基板及其制作工艺乃形成凸块捕捉垫于表面线路保护层的开口中，用以作为基板连接覆晶接合的芯片的凸块接点，因而不需再在接合垫上额外地配置预焊块(pre-solder)。
(3)本实用新型的叠层线路基板及其制作工艺可利用机械式钻孔的方式来形成垂直贯穿叠合层的贯孔，并在形成表面线路保护层时，可一并填入与表面线路保护层相同的材质于贯孔之中，因而可省略现有的填入树脂材料于贯孔的制作工艺。
(4)本实用新型的叠层线路基板及其制作工艺是利用简单且低成本的压合制作工艺，并配合凸块捕捉垫的设计，并无现有的以增层法来制作基板的繁琐步骤，故可有效地降低基板的制作工艺步骤的数目，进而大幅度降低基板的制作工艺成本，同时又能够符合高布线密度的要求。
(5)本实用新型的叠层线路基板及其制作工艺可利用较小横向截面积的接合垫配合形成表面线路保护层的表面的凸块捕捉垫的绕线设计，以使接合垫所属的线路层其布线面积将可进一步缩小，或进一步提高图案化的线路层的绕线密度。
权利要求1.一种叠层线路基板，其特征在于，至少包括一叠合层，具有至少一接合垫，其配置于该叠合层的一面；图案化的一表面线路保护层，配置于该叠合层的配有该接合垫的该面上，且该表面线路保护层具有至少一开口，其暴露出该接合垫的表面；以及至少一凸块捕捉垫(bump capture pad)，配置于该接合垫的表面上，且该凸块捕捉垫的周缘向外延伸至该开口的内壁面。
2.如权利要求1所述的叠层线路基板，其特征在于，该凸块捕捉垫的周缘还延伸至该表面线路保护层的邻近该开口的局部表面。
3.如权利要求1所述的叠层线路基板，其特征在于，该叠合层包括至少一介电层及多个线路层，其中该介电层位于任二相邻的该各线路层之间。
4.如权利要求1所述的叠层线路基板，其特征在于，该叠合层包括一配置于表面的图案化导电层，该图案化导电层该构成该接合垫及一外层线路。
5.如权利要求1所述的叠层线路基板，其特征在于，该叠合层采用压合(Laminate)方式形成。
6.如权利要求1所述的叠层线路基板，其特征在于，该叠合层具有至少一贯孔，其贯穿该叠合层，而连接该叠合层的两面，且该叠合层还具有至少一导电层，其配置于该贯孔的内壁。
7.如权利要求6所述的叠层线路基板，其特征在于，该贯孔内的填充物的材质相同于该表面线路保护层的材质。
8.如权利要求1所述的叠层线路基板，其特征在于，该表面线路保护层为焊罩层(solder mask)。
专利摘要一种叠层线路基板，主要由一叠合层、一图案化的表面线路保护层以及至少一凸块捕捉层所构成，其中叠合层具有至少一接合垫，其配置于叠合层的一面，而图案化的表面线路保护层配置于叠合层的配置有接合垫的一面，且表面线路保护层具有至少一开口，其暴露出接合垫的表面。此外，凸块捕捉垫配置于接合垫的表面，且凸块捕捉垫的周缘向外延伸至开口的内壁面，并延伸至表面线路保护层的邻近开口的局部表面。因此，可通过较小横向截面积的接合垫配合一形成于表面线路保护层表面的凸块捕捉垫的绕线设计，将有效地增加邻近接合垫的所属线路层其于基板的水平方向上的绕线密度。
文档编号H05K3/46GK2626187SQ0325122
公开日2004年7月14日 申请日期2003年5月12日 优先权日2003年5月12日
发明者何昆耀, 宫振越 申请人:威盛电子股份有限公司