专利名称：印刷电路布局方法、印刷电路板、以及电子装置的制作方法
技术领域：
本发明有关于一种降低噪声干扰的印刷电路布局方法及印刷电路板，尤指配合设置在电子装置中，用以降低该电子装置内部的元件之间相互噪声干扰，以提升其电子装置的效能及接收讯号的成效。
背景技术：
目前个人随身电子装置产品在市面上愈来愈普及，各式各样的个人随身电子产品，如个人数字处理器、股票金融机、数码相机、掌上型计算机及智能型手机等，无不在功能及造型上力求突破与完美，以获取消费者的青睐，并促进业绩的成长。
其中印刷电路板(Printed circuit board，PCB)几乎会出现在每一种电子设备当中，除了固定各种电子元件外，PCB的主要功能是提供上头各项元件的相互电流连接。且随着电子设备越来越复杂，需要的零件越来越多，PCB上头的线路与零件也越来越密集了。因此，为了增加可以布线的面积，该PCB目前大多采用一种多层板(Multi-Layer Boards)结构，其中多层板使用数片双面板，并在每层板间放进一层绝缘层后粘牢(压合)。板子的层数就代表了有几层独立的布线层，通常层数都是偶数，并且包含最外侧的两层。此电路板的两面都有布线。不过要用上两面的导线，必须要在两面间有适当的电路连接才行。这种电路间的「桥梁」叫做导孔(via)。导孔是在PCB上，充满或涂上金属的小洞，它可以与两面的导线相连接。不过在多层板当中，如果只想连接其中一些线路，那么导孔可能会浪费一些其它层的线路空间。埋孔(Buried vias)和盲孔(Blind vias)技术可以避免这个问题，因为它们只穿透其中几层。盲孔是将几层内部PCB与表面PCB连接，不须穿透整个板子。埋孔则只连接内部的PCB，所以光是从表面是看不出来的。另外，该印刷电路板的制程是由玻璃环氧树脂(Glass Epoxy)或类似材质制成的「基板」开始，其属于公知技术，因此，在此不作详述。
再者，近年以来，伴随产品的高性能化动作频率的高速化，令不需要的辐射放射强度增大，而导致EMI(抗电子干扰)进入严苛的状态。又，伴随此等电子产品的普及，电子产品等的EMI对策则越来越严苛。目前电子产品虽蓬勃的发展，但目前此类电子产品在使用上，如此不需辐射增加之时，电磁环境会更加恶化，而必定导致如电子设备内的电子元件之间产生相互干扰而导致效能降低的问题、其显示的画面混乱、飞机的操作系统无法控制等社会问题；其中有一些厂商公司的研发人员为了考量符合电子产品的小型化、薄型化、轻量化的市场诉求，且在PCB上除了使用多层板以增加可以布线的面积之外，其PCB的布局上，亦可能尽量将电子元件布设在PCB的同一面以缩减整个PCB的厚度、以及缩减其所占用电子产品的内部空间；又或者是在PCB的布局上，并未考虑到电子元件彼此相关的属性而把他布设在同一块区域内，因此，导致到有些敏感且容易受到干扰的元件(例如天线或讯号放大电路等)会接收到一些不明辐射信号的干扰而导致判读错误或效能变差的情形发生；然而有一些的噪声干扰却来自于PCB上的某些元件，使得该电子装置内的元件常有互相干扰的问题，为此，噪声限制则在放射强度、适用对象产品的范围等的点上必须加以强化，厂商各公司则为通过如此的限制，经由设计、仿真预测技术等，以图产品EMC性能的提升；而EMC以EMI(输出噪声侧)和抗扰(接收噪声侧)的电磁环境并存为目的。
发明内容
本发明的主要目的，在于提供一种降低噪声干扰的印刷电路布局方法及印刷电路板，配合设置在电子装置中，以降低该电子装置内部的元件之间相互辐射噪声干扰，而有效提升其电子装置的效能及接收讯号的成效。
为达成上述目的，本发明揭露一种降低噪声干扰的印刷电路布局方法，实施于一印刷电路板，该印刷电路板组合有多个电路层，包含上、下表面的第一表面电路层、第二表面电路层、以及两表面电路层之间具有至少一层以上的内部电路层，其中该方法包含于该印刷电路板的第一表面电路层形成有一个接地平面区及至少一个以上的元件讯号布局区；相对应该第一表面电路层的接地平面区位置，于该第一表面电路层其下方的至少一层以上的内部电路层同样形成有一接地平面区；将具有接地平面区的至少一层以上的内部电路层的接地平面区与该第一表面电路层的接地平面区之间以多个盲孔导通，以将该第一表面电路层的接地平面区与其下方至少一层以上的内部电路层的接地平面区连接；相对应该第一表面电路层的接地平面区所在位置，于该印刷电路板的第二表面电路层形成有至少一个以上的元件讯号布局区。
为达成上述目的，本发明揭露一种低噪声的印刷电路板，其至少包含第一表面电路层，位于该印刷电路板的其中一表面，包含有一个接地平面区与至少一个以上的元件讯号布局区；第二表面电路层，位于该印刷电路板的另一表面，包含有至少一个以上之元件讯号布局区，其中一个元件讯号布局区，其位置设置在相对应该第一表面电路层的接地平面区所在区域；以及至少一个以上的内部电路层，其中位于该第一表面电路层其下方的至少一层以上的内部电路层相对应该第一表面电路层的接地平面区位置同样设有接地平面区，且将该第一表面电路层的接地平面区与其下方至少一层以上的内部电路层的接地平面区之间以多个盲孔导通，以将该至少一层以上的内部电路层的接地平面区与第一表面电路层的接地平面区连接。
为达成上述目的，其中将上述的印刷电路板，配合设置在的电子装置中，以揭露一种具低噪声干扰特性的电子装置，至少包含一存储器，用以储存资料；一通讯模组，用以接收或发送讯号；一微处理器，控制前述各项单元的操作；以及一印刷电路板，包含上、下表面的第一表面电路层、第二表面电路层；以及两表面电路层之间具有至少一层以上的内部电路层；其中该第一表面电路层，包含有一个接地平面区与至少一个以上的元件讯号布局区；而该较易辐射噪声的存储器及微处理器等元件设置于该第一表面电路层的元件讯号布局区；该第二表面电路层，包含有至少一个以上的元件讯号布局区，其中一个元件讯号布局区，其位置设置在相对应该第一表面电路层的接地平面区所在位置的区域；而该较易受辐射干扰的通讯模组，则设置在上述的元件讯号布局区；以及至少一个以上的内部电路层，其中位于该第一表面电路层其下方的至少一个以上的内部电路层相对应该第一表面电路层的接地平面区位置同样设有接地平面区，且该第一表面电路层的接地平面区与其下方至少一层以上的内部电路层的接地平面区之间以多个盲孔导通，以将该至少一层以上的内部电路层的接地平面区与第一表面电路层的接地平面区连接。
图1为本发明印刷电路布局方法的流程示意图。
图2为本发明印刷电路板的较佳实施例的立体分解图。
图3为本发明印刷电路板的较佳实施例的组合剖面图。
图4为本发明电子装置较佳实施例的内部结构方块图。
图5为本发明电子装置另一实施例的内部结构方块图。
图6为本发明电子装置又一实施例的内部结构方块图。
图7为本发明印刷电路板的另一实施例的立体分解图。
图8为本发明印刷电路板的又一实施例的立体分解图。
图号说明11、12、13、14..实施流程 2....印刷电路板21、24......表面电路层 22、23..内部电路层211、221、231..接地平面区 212、241..元件讯号布局区232.......绝缘区 25.....盲孔26........较易辐射噪声的元件27........较易受辐射干扰的元件3........电子装置 31.....存储器32........微处理器 33.....通讯模组34........天线 35.....放大电路36........显示器具体实施方式
请参阅图1、图2及图3所示，分别为本发明印刷电路布局方法较佳实施例的流程示意图，及利用该方法所获得的一印刷电路板2的一分解立体及组合剖面示意图。如图所示，本实施例中该印刷电路板2组合有四层电路层，且每一电路层间放进一层绝缘层后粘牢(压合)，包含上、下表面的第一表面电路层21、第二表面电路层24、以及两表面电路层21、24间的两内部电路层22、23，然不以本实施例所举的层数为限。
该方法的实施流程首先如步骤11所述，先于该印刷电路板2的第一表面电路层21形成有一个元件讯号布局区212及一个接地平面区211，其中该元件讯号布局区212供电子元件由表面粘着技术(SMT)或其它方式固定于该区域内，且通常由文字与符号以标示出各元件在印刷电路板2上的位置；再如步骤12所示，且相对应该第一表面电路层21的接地平面区位置211，于该第一表面电路层21其下方一层的内部电路层22形成有一接地平面区221；再如步骤13所示，再将内部电路层22的接地平面区221与其上一层的第一表面电路层21的接地平面区211之间以多个盲孔25导通，以将第一表面电路层21的接地平面区211与其下方的内部电路层22的接地平面区221连接；最后如步骤14所示，相对应该第一表面电路层21的接地平面区221所在位置，于该印刷电路板2的第二表面电路层24形成有一元件讯号布局区241。其中上述电路布局方法的步骤顺序并不局限于上述的实施方式，且元件讯号布局区212、241的数量亦可视电路布局而为多个区域。
请参阅图2、图3所示，依上述印刷电路布局方法制成的低噪声的印刷电路板2，其包含上、下表面的第一表面电路层21、第二表面电路层24，以及两表面电路层21之间的两层内部电路层22、23；其中位于该印刷电路板2的其中一表面的第一表面电路层21，包含有一个接地平面区211与一个元件讯号布局区212，而该元件讯号布局区212，用以提供较易辐射噪声的元件26安装；且位于该第一表面电路层21其下方的内部电路层22相对应该第一表面电路层21的接地平面区211位置同样设有接地平面区221，及该第一表面电路层21的接地平面区211与其下方的内部电路层22的接地平面区221之间以多个盲孔25导通，以将该内部电路层22的接地平面区221与第一表面电路层21的接地平面区211连接，而增加其接地面积；而位于该印刷电路板2的另一表面的第二表面电路层24，包含有一元件讯号布局区241，其位置设置在上下相对应该第一表面电路层21的接地平面区211所在区域，该元件布局区241用以提供较易受辐射干扰的元件27安装使用。
透过上述印刷电路板2结构布局，即可将一般较易辐射噪声的元件26及较易受辐射干扰的元件27分别直接或间接设置在该印刷电路板2的两个表面电路层21、24上、且分属于不同的对应位置，再加上透过第一表面电路层21的接地平面区211及其下方的内部电路层22的接地平面区221，而可将一般元件所辐射出的噪声导引至接地，以有效降低电子产品内部的辐射信号干扰。
请参阅图2、图3及图4所示，其中将上述的印刷电路板2，配合设置在的电子装置3中，用以降低该电子装置3内部的元件之间相互噪声干扰，以提升其电子装置3的效能及接收讯号的成效，其中该电子装置3可为一个人数字助理器(Personal Digital Assistant，PDA)、行动电话、股票传呼机等装置，其至少包含多个较易辐射噪声的第一电子元件；一较易受辐射干扰的第二电子元件；以及一用以安装上述元件的印刷电路板，包含分别位于两相反表面的一第一表面电路层及一第二表面电路层，以及至少一位于该第一及第二表面电路层间的内部电路层；于本实施例中，该多个第一电子元件是指一用以储存资料的存储器31、及一用以控制元件操作的微处理器32，而该第二电子元件则指一用以与外界传递讯号的通讯模组33，其中该电子装置3中的微处理器32及存储器31等元件在使用或操作上为高速的处理、读取或被读取资料，而属于高性能化及高速化动作频率的元件，因此，容易产生有不需要的辐射噪声，而导致EMI(抗电子干扰)进入严苛的状态。故，针对印刷电路板2上其它较易受辐射干扰的元件而言(例如敏感且用以与外界传递讯息的通讯模组33)，且容易因受到该电子装置3内的微处理器32、存储器31等较易辐射噪声的元件所辐射出的噪声干扰，而导致如该电子装置3内的电子元件之间产生相互干扰而造成判读错误、效能降低的问题、或其显示画面混乱的缺点。
因此，本发明是将较易辐射噪声的元件26，如存储器31及微处理器32等元件设置于该印刷电路板2其中一面的第一表面电路层21的元件讯号布局区212；而该较易受辐射干扰的元件27，如通讯模组33，则设置在该印刷电路板2另一相反表面的第二表面电路层24的元件讯号布局区241，其中该较易受辐射干扰的元件27所在的元件讯号布局区241为设置在相对应该第一表面电路层21的接地平面区211所在位置的第二表面电路层24的元件讯号布局区241，因此，使该较易辐射噪声的元件26及较易受辐射干扰的元件27除分属在该印刷电路板2的两侧(表面)外，同时分属在该印刷电路板2两侧相反表面的不同对应的位置，以能有效地降低该电子装置3内的元件之间相互干扰的问题；再者，且可透过该第一表面电路层21的接地平面区211与其下方的内部电路层22的接地平面区221之间连接所形成的接地面积，而可将一般较易辐射噪声的元件26所辐射出的噪声经由该接地平面区211、221导引至接地，以有效地减少电子装置3内部噪声干扰的问题。
请参阅图5所示，其为本发明电子装置3的另一个实施例，其中该电子装置3包含一用以储存资料的存储器31、一用以与外界传递讯号的通讯模组33、一控制前述各元件的操作的微处理器32、一用以安装上述元件的印刷电路板2，以及一用以显示操作状态的显示器36，其中该显示器可由一讯号控制排线(图未示)间接连接至印刷电路板2的第一表面电路层21；由于该显示器36在显示动态的画面影像时，亦须高速化的读取及扫描资料以显示出动态影像的画面效果，因此，亦同样会辐射出噪声的干扰信号，并且影响到其它一些较为灵敏的元件，然而本发明可透过第一表面电路层21的接地平面区211与其下方一层的内部电路层22的接地平面区221之间所形成的接地面积，以有效地阻隔及接地该显示器36所辐射的噪声信号干扰。
请参阅图6所示，其为本发明电子装置3的又一个实施例，其中该电子装置包含一用以储存资料的存储器31、用以与外界传递讯号的通讯模组33、天线34、一用以处理讯号的放大电路35、一控制前述各元件的操作的微处理器32、一用以安装上述元件的印刷电路板2，以及一用以显示操作状态的显示器36，其中该灵敏度高的通讯模组33、天线34、及放大电路35一般属于较易受辐射干扰的元件。
请参阅图7所示的本发明印刷电路板的另一实施例，其与图2的实施例主要差异在于，相对应该第一表面电路层21下方的接地平面区211，可于该第一表面电路层21其下方不只一层的内部电路层22、23同样形成有接地平面区221、231，并将第一表面电路层21的接地平面区211与其下方的每一内部电路层22、23的接地平面区221、231之间以多个盲孔25导通，以将相叠合的第一表面电路层21的接地平面区211与其下方不只一层以上的内部电路层22、23的接地平面区221、231连接，其中利用盲孔25导通的方式以连接更多的内部电路层22、23的接地平面区221、231，而增加的接地面积将会随着内部电路层22、23的层数而加大，因此，其元件辐射出的噪声将会经由接地平面区211、221、231而接地，使其接地及阻隔噪声干扰的效果也相对地加强，及受噪声的影响能尽量的降低。
请参阅图8所示的本发明印刷电路板的又一实施例，本发明可相对应印刷电路板2的第一表面电路层21及内部电路层22的接地平面区211、221位置，于上述内部电路层22的下方的内部电路层23设置有绝缘区232，可用以阻隔第一表面电路层21上的元件所辐射出噪声，以防止第二表面电路层24的元件受到噪声干扰，其中该绝缘区232为一未有电路布局的电路层区域。
权利要求
1.一种降低噪声干扰的印刷电路布局方法，其特征在于，实施于一印刷电路板，该印刷电路板组合有多个电路层，包含上、下两相反表面的第一表面电路层、第二表面电路层、以及两表面电路层之间至少具有一层以上的内部电路层，其中该方法包含于该印刷电路板的第一表面电路层形成一个接地平面区；相对应该第一表面电路层的接地平面区位置，于该第一表面电路层其下方的该内部电路层同样形成一接地平面区；将该内部电路层的接地平面区与该第一表面电路层的接地平面区之间连接导通；其中，将该第一表面电路层的接地平面区与其下方的该内部电路层的接地平面区连接导通。
2.如权利要求1所述的降低噪声干扰的印刷电路布局方法，其特征在于，尚包含于该印刷电路板的第一表面电路层形成至少一个以上的元件讯号布局区。
3.如权利要求1或2所述的降低噪声干扰的印刷电路布局方法，其特征在于，更包含于该印刷电路板的第二表面电路层形成至少一个以上的元件讯号布局区，且其中一个元件讯号布局区的形成位置，相对应该第一表面电路层的接地平面区所在位置。
4.一种低噪声的印刷电路板，其特征在于，包含第一表面电路层，位于该印刷电路板的其中一表面，包含有一个接地平面区；第二表面电路层，位于该印刷电路板的另一表面；以及至少一个以上的内部电路层，位于该第一及第二表面电路层之间，其中位于该第一表面电路层其下方的至少一层以上的内部电路层相对应该第一表面电路层的接地平面区位置同样设有一接地平面区，且该第一表面电路层的接地平面区与其下方该至少一层以上的内部电路层的接地平面区之间连接导通。
5.如权利要求4所述的低噪声的印刷电路板，其特征在于，第一表面电路层更包含至少一个以上的元件讯号布局区，用以安装较易辐射噪声的元件。
6.如权利要求4或5所述的低噪声的印刷电路板，其特征在于，第二表面电路层更包含至少一个以上的元件讯号布局区，其中一个元件讯号布局区的位置设置在相对应该第一表面电路层的接地平面区所在区域，且该元件讯号布局区用以安装较易受辐射干扰的元件。
7.一种具低噪声干扰特性的电子装置，其特征在于，包含一存储器，用以储存资料；一通讯模组，用以与外界传递讯号；一微处理器，控制前述各元件的操作；以及一印刷电路板，包含上、下两相反表面的第一表面电路层、第二表面电路层；以及两表面电路层之间具有至少一层以上的内部电路层；其特征在于该第一表面电路层，包含有一个接地平面区与至少一个以上的元件讯号布局区；且该存储器及微处理器设置于该第一表面电路层的元件讯号布局区；该第二表面电路层，包含有至少一个以上的元件讯号布局区，其中一个元件讯号布局区，其位置设置在相对应该第一表面电路层的接地平面区所在位置的区域；且该通讯模组设置在上述的元件讯号布局区；以及该至少一个以上的内部电路层，其中位于该第一表面电路层其下方的至少一个以上的内部电路层相对应该第一表面电路层的接地平面区位置同样设有接地平面区，且该第一表面电路层的接地平面区与其下方至少一层以上的内部电路层的接地平面区之间连接导通。
8.一种具低噪声干扰特性的电子装置，其特征在于，包含一较易辐射噪声的第一电子元件；一较易受辐射干扰的第二电子元件；以及一印刷电路板，包含分别位于上、下两相反表面的一第一表面电路层及一第二表面电路层，以及至少一位于该第一及第二表面电路层间的内部电路层，其特征在于该第一表面电路层包含一接地平面区与至少一元件讯号布局区，且该第一电子元件设置于该第一表面电路层的元件讯号布局区；该第二表面电路层包含至少一元件讯号布局区，该元件讯号布局区设置在相对应该第一表面电路层的接地平面区所在区域，且该第二电子元件设置在该第二表面电路层的元件讯号布局区；以及该内部电路层相对应该第一表面电路层的接地平面区位置同样设有一接地平面区，且该第一表面电路层的接地平面区与该内部电路层的接地平面区之间连接导通。
全文摘要
本发明有关于一种降低噪声干扰的印刷电路布局方法、印刷电路板、以及电子装置，其主要在于将一般较易辐射噪声的元件及较易受辐射干扰的元件分别直接或间接设置在该印刷电路板的两个表面电路层上、且分属于不同的对应位置，及相对应该较易受辐射干扰的元件所在表面电路层的区域位置，且在于该印刷电路板的其它至少一层以上的内部电路层及另一表面电路层皆形成有一接地平面区，而经压合的每一个电路层的接地平面区间以多个盲孔导通，以将每一接地平面区与其上方或下方的接地平面区连接，进而增加其接地面积的效果；因此，透过上述的设计，即能有效地降低该较易受辐射干扰的元件受到其它元件所辐射的信号干扰。
文档编号H05K1/14GK1589090SQ20041005722
公开日2005年3月2日 申请日期2004年8月23日 优先权日2004年8月23日
发明者高志宏 申请人:倚天资讯股份有限公司