专利名称：电路板及其制法的制作方法
技术领域：
本发明涉及一种电路板及其制法，更详细说，涉及一种电路板的 电性连接结构及制法。
背景技术：
目前广为使用的覆晶(Flip Chip)技术，是将一半导体芯片电性连 接于一电路板上，该半导体芯片具有一主动面，在该主动面具有多电 极垫，而该电路板表面相对于该电极垫具有电性连接垫，该电极垫与 该电性连接垫之间形成有焊锡结构，从而以提供该半导体芯片与该电 路板之间的电性连接与机械性连接。
请参阅图1A至1E所示，是说明一种现有的电路板制作电性连接 结构的制法的剖视示意图；如图1A所示，是提供一电路板本体10， 该电路板本体10的至少一表面形成有多电性连接垫11，在该电路板本 体10的表面形成有一绝缘保护层12，该绝缘保护层12形成有开孔120 以露出该电性连接垫ll;如图1B所示，该绝缘保护层12表面置放一 网版13，且该网版13具有与该电性连接垫11相对应的开孔130，以 露出该电性连接垫11，而受限于对位精度，故该网版13的开孔130均 大于该绝缘保护层12的开孔120;如图1C所示，该开孔130中涂布 有焊锡材料14;如图1D所示，移除该网版13以露出该焊锡材料14， 因该网版13的开孔130大于该绝缘保护层12开孔120，而使该焊锡材 料14位于该绝缘保护层12表面形成有侧翼140;如图1E所示，该焊 锡材料14经回焊以形成一具有翼缘140'的导电组件14'。
如上述的方式所成型的结构，该导电组件14，具有翼缘140'，使该 导电组件14'占有一定面积，且该导电组件14，之间必须保持一定的间 距，以避免该电路板本体10与半导体芯片电性连接时，该导电组件14' 之间产生电性连接而产生短路的情况；因此，该导电组件14'之间无法 縮小间距，且该导电组件14'的翼缘140'占有相当面积，而无法达到高
密度细间距分布的使用要求。
因此，如何提供一种电路板的导电组件14，得以避免产生翼缘 140，，以提高分布密度，以达细间距分布的使用需求，己成为电路板业 界的重要课题。
发明内容
鉴于以上所述现有技术的缺点，本发明的一个目的即在提供一种 电路板及其制法，得以避免形成翼缘的导电组件，以提供细间距分布 的使用需求。
本发明的又一目的为提供一种电路板及其制法，使导电组件包覆 该电性连接垫，从而得以增加该电性连接垫与该导电组件之间的结合 力以提高可靠度。
为达上述目的，本发明提供一种电路板，包括电路板本体，在 至少一表面具有多电性连接垫；绝缘保护层，设于该电路板本体表面， 且具有相对应该电性连接垫的开孔，该开孔大于该电性连接垫且未接 触该电性连接垫的周缘，而为非绝缘保护层定义连接垫(Non Solder Mask Defined Pad, NSMD);以及焊锡材料，设于该电性连接垫的表面， 且小于该电性连接垫的直径，该焊锡材料为锡(Sn)、银(Ag)、铜(Cu)、 铅(Pb)、铋(Bi)、锌(Zn)、铟(In)等所组成的群组的其中之一。
依上述结构，该焊锡材料经回焊以成为一导电组件，并包覆在该 电性连接垫表面，且小于该绝缘保护层的开孔，又该导电组件上表面 具有一平整面。此外，该电路板本体的表面进一步包括至少一线路。
本发明的另一实施结构，进一步包括至少一金属凸块，设于该电 性连接垫与焊锡材料之间，且该金属凸块的直径等于该焊锡材料，该 金属凸块为铜(Cu)、镍/金(Ni/Au,先形成镍层再形成金层)、铬(Cr)或镍 /钯/金(Ni/Pd/Au)。
本发明的又一实施结构，进一步包括至少一金属层，设于该电性 连接垫表面，该金属层为镍(Ni)、金(Au)、镍/金(Ni/Au,先形成镍层再 形成金层)、锌(Zn)及镍/钯/金(Ni/Pd/Au)。
本发明进一步提供一种电路板制法，包括提供一电路板本体， 该电路板本体的至少一表面具有多电性连接垫；在该电路板本体表面
形成有一绝缘保护层，且形成有多开孔以对应露出该些电性连接垫， 该开孔大于该电性连接垫且未接触该电性连接垫的周缘，而为非绝缘
保护层定义电性连接垫(Non Solder Mask Defined Pad, NSMD);该绝缘
保护层的表面、该开孔的表面与该电性连接垫的表面形成有一第二导 电层，该第二导电层的表面形成有第二阻层，该第二阻层形成有第三 开口以露出该电性连接垫，且该第三开口小于该电性连接垫；在该开 口与该电性连接垫的表面电镀形成有焊锡材料，该焊锡材料为锡(Sn)、 银(Ag)、铜(Cu)、铅(Pb)、铋(Bi)、锌(Zn)、铟(In)等所组成的群组的 其中之一；以及移除该第二阻层及其所覆盖的第二导电层。
依上述制法，进一步包括该焊锡材料经回焊(Reflow)以形成一导电 组件，以包覆于该电性连接垫表面，且小于该绝缘保护层的开孔，且 该导电组件上表面经整平(Coining)以形成一平整面。
又依上述制法，进一步包括至少一线路，形成于该电路板本体的 表面；该线路与电性连接垫的制法包括该电路板本体的至少一表面 形成有第一导电层，该第一导电层的表面形成有第一阻层，该第一阻 层形成有至少一第一开口与至少一第二开口以露出该第一导电层；该 第一开口电镀形成该线路，该第二开口电镀形成该电性连接垫；以及 移除该第一阻层及其所覆盖的第一导电层。
本发明的另一实施制法，进一步包括于该第二阻层的第三开口中 的第二导电层表面电镀形成焊锡材料之前，先电镀形成一金属凸块， 且该焊锡材料经回焊(Reflow)形成一导电组件，并包覆该金属凸块及电 性连接垫，且该导电组件小于该绝缘保护层的开孔，又该导电组件上 表面经整平(Coining)以形成一平整面；该金属凸块为铜(QO、镍/金 (Ni/Au)、铬(Cr)或镍/钯/金(Ni/Pd/Au)。
本发明的又一实施制法，进一步包括于该电性连接垫表面形成第 二导电层之前，先以化学沉积方式形成一金属层，该金属层为镍(Ni)、 金(Au)、镍/金(Ni/Au)、锌(Zn)或镍/钯/金(Ni/Pd/Au)。
本发明的电路板及其制法，由于该电性连接垫为非绝缘保护层定 义连接垫(NSMD)，绝缘保护层开孔大于该电性连接垫且未接触该电性 连接垫的周缘，且该焊锡材料小于该电性连接垫，当该焊锡材料经回 焊工艺以形成导电组件时，该导电组件位于该绝缘保护层的开孔中以
避免产生现有的翼缘，从而縮小该导电组件之间的间距以达细间距的 使用需求；且该导电组件完全包覆在该电性连接垫表面，使该导电组 件与电性连接垫之间有较大的接触面积，得以增加该电性连接垫与该 导电组件之间的结合力，并且可提升该电路板本体与一半导体芯片结 合时的可靠度。
图1A至图1E为显示现有的电路板制作电性连接结构的制法示意
图2A至图21为本发明具电性连接结构的电路板的第一实施例制 法示意图3A至图3F为本发明具电性连接结构的电路板的第二实施例制 法示意图；以及
图4A至图4F为本发明具电性连接结构的电路板的第三实施例制 法示意图。 主要组件符号说明
10、 20 电路板本体
11、 232电性连接垫
12、 24绝缘保护层 120、 240开孔
13 网版
130 开孔
14、 25焊锡材料
140 侧翼
14'、 25'导电组件
140'翼缘
21a第一导电层
21b第二导电层
22a第一阻层
221a第一开口
222a第二开口22b第二阻层 223b第三开口 231 线路 251，平整面 30金属凸块 40金属层
具体实施例方式
以下是通过特定的具体实施例说明本发明的实施方式，所属技术 领域中具有常规知识者可由本说明书所揭示的内容轻易地了解本发明 的其它优点与功效。
第一实施例
请参阅图2A至21所示，为本发明电路板制法的第一实施例剖视图。
如图2A所示，提供一电路板本体20，该电路板本体20至少一表 面形成有第一导电层21a，该第一导电层21a表面形成有一第一阻层 22a，该第一阻层22a形成有至少一第一开口 221a与至少一第二开口 222a以露出该第一导电层21a。
如图2B所示，在该第一开口 221a中以该第一导电层21a电镀形 成有线路231，且于该第二开口 222a中电镀形成有电性连接垫232， 该线路231与该电性连接垫232为铜(Cu)或具有较佳导电性质的金 属。
如图2C所示，移除该第一阻层22a及其所覆盖的第一导电层21a 以露出该线路231及电性连接垫232。
如图2D所示，在该电路板本体20的表面形成有一绝缘保护层24， 该绝缘保护层24形成有开孔240以露出该电性连接垫232，且该开孔 240的孔径大于该电性连接垫232的直径且未接触该电性连接垫232 的周缘，而为非绝缘保护层定义连接垫(Non Solder Mask Defined Pad, NSMD)。
如图2E所示，在该绝缘保护层24的表面、该开孔240的表面与 该电性连接垫232的表面形成有一第二导电层21b;接着，在该第二导
电层21b的表面形成有一第二阻层22b，且该第二阻层22b中形成有第 三开口 223b以露出该电性连接垫232，又该第三开口 223b的直径小于 该电性连接垫232的直径。
如图2F所示，在该第三开口 223b中的第二导电层21b表面电镀 形成有一焊锡材料25，该焊锡材料25为锡(Sn)、银(Ag)、铜(Cu)、铅 (Pb)、铋(Bi)、锌(Zn)、铟(In)等所组成的群组的其中之一。
如图2G所示，移除该第二阻层22b及其所覆盖的第二导电层21b 以露出该焊锡材料25、电性连接垫232及绝缘保护层24。
如图2H所示，该焊锡材料25经回焊(Reflow)以形成一导电组件 25'，以包覆于该电性连接垫232表面，且使该导电组件25'位于该绝 缘保护层24的开孔240中，以避免于该绝缘保护层24表面产生翼缘， 从而縮小该导电组件25'之间的间距以达细间距的使用需求。
如图21所示，最后于该导电组件25'上表面经整平(Coining)以形成 一平整面251'，从而可提供高度均一的导电组件25'，而可避免电性连 接时因高度不平整产生应力不均的情况。
本发明提供一种电路板，包括电路板本体20，在至少一表面具 有至少一线路231及多电性连接垫232;绝缘保护层24，设于该电路 板本体20表面，且具有相对应该电性连接垫232的开孔240，该开孔 240大于该电性连接垫232且未接触该电性连接垫232的周缘；以及焊 锡材料25，设于该电性连接垫232的表面，该焊锡材料25经回焊以成 为一导电组件25'，并包覆在该电性连接垫232表面，且小于该绝缘保 护层24的开孔240，又该导电组件25，上表面具有一平整面251，。
依上述结构，该焊锡材料25为锡(Sn)、银(Ag)、铜(Cu)、铅(Pb)、 铋(Bi)、锌(Zn)、铟(In)等所组成的群组的其中一者。
本发明的电路板及其制法，该焊锡材料25的直径小于该电性连接 垫232的直径，且经回焊工艺以成为该导电组件25'，该导电组件25' 位于该开孔240中，以避免于该绝缘保护层24表面产生翼缘，从而縮 小该导电组件25'之间的间距以达细间距的使用需求；且该导电组件 25'完全包覆在该电性连接垫表面并经整平，使该导电组件25'与电性 连接垫232之间有较大的接触面积，而得以增加该电性连接垫与该导 电组件之间的结合力，从而以提升该电路板本体与一半导体芯片结合
时的可靠度。
第二实施例
请参阅图3A至3F所示，为本发明电路板制法的第二实施例的剖 视图，与前述的实施例的不同处在于该电性连接垫与该焊锡材料之间 具有金属凸块。
如图3A所示，提供一如图2E所示的结构，在该第二阻层22b中 形成有第三开口 223b以露出该电性连接垫232表面上的第二导电层 21b。
如图3B所示，该第三开口 223b的第二导电层21b表面电镀形成 有一金属凸块30，该金属凸块30为铜(Cu)、镍/金(Ni/Au,先形成镍层 再形成金层)、铬(Cr)及镍/钯/金(Ni/Pd/Au)。
如图3C所示，接着于该金属凸块30的表面电镀形成该焊锡材料 25，使该焊锡材料25与该金属凸块30等径。
如图3D所示，移除该第二阻层22b及其所覆盖的第二导电层21b 以露出该焊锡材料25、金属凸块30、电性连接垫232及绝缘保护层24。
如图3E所示，该焊锡材料25经回焊工艺以成为一导电组件25，， 并包覆该金属凸块30及电性连接垫232，且该导电组件25'小于该绝缘 保护层24的开孔240。
如图3F所示，该导电组件25'上表面并经整平(Coining)以形成一 平整面251'。
本发明提供一种电路板，包括电路板本体20，在至少一表面具 有至少一线路231及多电性连接垫232;绝缘保护层24，设于该电路 板本体20表面，且具有相对应该电性连接垫232的开孔240，该开孔 240大于该电性连接垫232且未接触该电性连接垫232的周缘； 一金属 凸块30，设于该电性连接垫232上，且小于该电性连接垫232的直径； 以及焊锡材料25，设于该金属凸块30的表面，且与该金属凸块30等 径。
依上述结构，该焊锡材料25经回焊工艺以形成一导电组件25，， 并包覆该电性连接垫232与金属凸块30，且该导电组件25'上表面具有 一平整面251'。
第三实施例
请参阅图4A至4F所示，为本发明电路板制法的第二实施例的剖 视图，与前述的实施例的不同处在于该电性连接垫与该焊锡材料之间 具有金属层。
如图4A所示，提供一如图2D的结构，该绝缘保护层24形成有 开孔240以露出该电性连接垫232，且该开孔240的孔径大于该电性连 接垫232的直径且未接触该电性连接垫232的周缘；在该电性连接垫 232表面以化学沉积形成一金属层40，该金属层40为镍(Ni)、金(Au)、 镍/金(Ni/Au,先形成镍层再形成金层)、锌(Zn)或镍/钯/金(Ni/Pd/Au)。
如图4B所示，在该绝缘保护层24的表面、该开孔240的表面与 该金属层40的表面形成有一第二导电层21b，该第二导电层21b的表 面形成有第二阻层22b，该第二阻层22b形成有第三开口 223b，且该 第三开口 223b的直径小于该金属层40的直径，并露出该第二导电层 21b部份表面。
如图4C所示，在该第三开口 223b中的第二导电层21b表面电镀 形成有一焊锡材料25。
如图4D所示，移除该第二阻层22b及其所覆盖的第二导电层21b 以露出该焊锡材料25、金属层40及绝缘保护层24表面。
如图4E所示，该焊锡材料25经回焊形成一导电组件25'以包覆该 金属层40。
如图4F所示，该导电组件25'上表面并经整平(Coining)以形成一 平整面251'。
本发明提供一种电路板，包括电路板本体20，在至少一表面具 有至少一线路231及多电性连接垫232;绝缘保护层24，设于该电路 板本体20表面，且具有相对应该电性连接垫232的开孔240，该开孔 240大于该电性连接垫232; —金属层40，设于该电性连接垫表面；以 及焊锡材料25,设于该金属层40的表面。
该金属层40可增加该电性连接垫232与该导电组件25'的结合性。 本发明的电路板及其制法，该电性连接垫为非绝缘保护层定义连 接垫(Non Solder Mask Defined Pad, NSMD)，绝缘保护层开孔大于该电 性连接垫且未接触该电性连接垫的周缘，且该焊锡材料小于该电性连 接垫，当该焊锡材料经回焊工艺以形成导电组件时，该导电组件位于
该绝缘保护层的开孔中以避免产生现有的翼缘，从而縮小该导电组件 之间的间距以达细间距的使用需求；且该导电组件完全包覆在该电性 连接垫表面，使该导电组件与电性连接垫之间有较大的接触面积，得 以增加该电性连接垫与该导电组件之间的结合力，并且可提升该电路
板本体与一半导体芯片结合时的可靠度；此外，该导电组件上表面经
整平以形成一平整面，从而可提供高度均一的导电结构，而可避免电 性连接时因高度不平整产生应力不均的情况。
但是以上所述的具体实施例，仅用以例释本发明的特点及功效， 而非用以限定本发明的可实施范畴，在未脱离本发明上述的精神与技 术范畴下，任何运用本发明所揭示内容而完成的等效改变及修饰，均 仍应为申请专利范围所涵盖。
权利要求
1.一种电路板，包括电路板本体，在至少一表面具有多电性连接垫；绝缘保护层，设于该电路板本体表面，且具有相对应该电性连接垫的开孔，该开孔大于该电性连接垫且未接触该电性连接垫的周缘；以及焊锡材料，设于该电性连接垫的表面，且小于该电性连接垫的直径。
2. 根据权利要求1所述的电路板，其中，该焊锡材料经回焊以成 为一导电组件，并包覆在该电性连接垫表面，且小于该绝缘保护层的 开孔。
3. 根据权利要求2所述的电路板，其中，该导电组件上表面具有 一平整面。
4. 根据权利要求1所述的电路板，其中，该焊锡材料为锡、银、 铜、铅、铋、锌、铟所组成的群组的其中之一。
5. 根据权利要求1所述的电路板，进一步包括至少一线路，设于 该电路板本体的表面。
6. 根据权利要求1所述的电路板，进一步包括至少一金属凸块， 设于该电性连接垫与焊锡材料之间。
7. 根据权利要求6所述的电路板，其中，该金属凸块为铜、镍/金、 铬及镍/钯/金的其中之一。
8. 根据权利要求6所述的电路板，其中，该金属凸块的直径等于 该焊锡材料并设于其下方。
9. 根据权利要求1所述的电路板，进一步包括至少一金属层，包 覆该电性连接垫表面。
10. 根据权利要求9所述的电路板，其中，该金属层为镍、金、 镍/金、锌及镍/钯/金的其中之一。
11. 一种电路板制法，包括提供一电路板本体，其至少一表面具有多电性连接垫；在该电路板本体表面形成有一绝缘保护层，且形成有多开孔以对应露出这些电性连接垫，该开孔大于该电性连接垫且未接触该电性连接垫的周缘；在该绝缘保护层的表面、该开孔的表面与该电性连接垫的表面形 成有一第二导电层，该第二导电层的表面形成有第二阻层，该第二阻 层形成有第三开口以露出该电性连接垫，且该第三开口小于该电性连 接垫；在该第三开口与该电性连接垫的表面电镀形成有焊锡材料；以及 移除该第二阻层及其所覆盖的第二导电层。
12. 根据权利要求11所述的电路板制法，进一步包括该焊锡材 料经回焊以形成一导电组件以包覆于该电性连接垫表面，且小于该绝 缘保护层的开孔。
13. 根据权利要求12所述的电路板制法，进一步包括该导电组 件上表面经整平以形成一平整面。
14. 根据权利要求11所述的电路板制法，其中，该焊锡材料为 锡、银、铜、铅、铋、锌、铟所组成的群组的其中之一。
15. 根据权利要求11所述的电路板制法，进一步包括至少一线 路，形成于该电路板本体的表面。
16. 根据权利要求15所述的电路板制法，其中，该线路与电性 连接垫的制法，包括-该电路板本体的至少一表面形成有第一导电层，该第一导电层的 表面形成有第一阻层，该第一阻层形成有至少一第一开口与至少一第 二开口以露出该第一导电层；该第一开口电镀形成该线路，该第二开口电镀形成该电性连接垫；以及移除该第一阻层及其所覆盖的第一导电层。
17. 根据权利要求11所述的电路板制法，进一步包括于该第二 阻层的第三开口中的第二导电层表面电镀形成焊锡材料之前，先电镀 形成一金属凸块。
18. 根据权利要求17所述的电路板制法，进一步包括该焊锡材 料经回焊形成一导电组件，并包覆该金属凸块及电性连接垫，且该导 电组件小于该绝缘保护层的开孔。
19. 根据权利要求18所述的电路板制法，进一步包括该导电组 件上表面经整平以形成一平整面。
20. 根据权利要求17所述的电路板制法，其中，该金属凸块为 铜、镍/金、铬及镍/钯/金的其中之一。
21. 根据权利要求11所述的电路板制法，进一步包括于该电性 连接垫表面形成第二导电层之前，先形成一金属层。
22. 根据权利要求21所述的电路板制法，其中，该金属层以化 学沉积方式形成于该电性连接垫的表面。
23. 根据权利要求21所述的电路板制法，其中，该金属层为镍、金、镍/金、锌及镍/钯/金的其中之一。
全文摘要
一种电路板，包括电路板本体，在至少一表面具有多电性连接垫；绝缘保护层，设于该电路板本体表面，且具有相对应该电性连接垫的开孔，该开孔大于该电性连接垫且未接触该电性连接垫的周缘；以及焊锡材料，设于该电性连接垫的表面，且小于该电性连接垫的直径；从而使该焊锡材料经回焊工艺以形成一导电组件，并小于该绝缘保护层的开孔，以提供形成细间距电性连接结构。
文档编号H05K3/34GK101370356SQ20071014187
公开日2009年2月18日 申请日期2007年8月15日 优先权日2007年8月15日
发明者许诗滨 申请人:全懋精密科技股份有限公司