进行，而且形成的重叠结构比较稳定。
[0088]如图10所示，本实施例中，四个移位寄存器组的信号走线为位于不同层中的四层导电结构。全部所述线段的长度方向位于同一直线，并且全部所述线段都经过这条直线。全部所述线段重叠部分仅为一条信号走线的宽度，从而节省了边框区域的面积，进一步实现了窄边框设计。
[0089]本实施例中，阵列基板400还包括位于显示区域400V的触控显示结构(未示出)，所述触控显示结构包括栅线、数据线、公共电极、像素电极和触控显示走线。其中，所述公共电极在显示阶段作为显示面板的公共电极，而在触控阶段又作为自电容触控电极。所述触控显示走线连接所述公共电极并且绝缘跨跃所述像素电极。所述触控显示走线既作为显示阶段时传输显示信号的走线，又作为触控检测时传输触控信号的走线。
[0090]本实施例中，所述栅线、数据线、公共电极、像素电极和触控显示走线为位于不同层的五层导电结构。而前面已经提到四个移位寄存器组的信号走线为位于不同层中的四层导电结构。
[0091]本实施例中，所述四层导电结构的材料与五层导电结构其中四层的材料相同。并且，所述四层导电结构与所述五层导电结构中的所述四层同层设置。
[0092]具体的，显示区域400V中栅线的材料可以与第一移位寄存器组的信号走线材料相同；显示区域400V中数据线的材料可以与第二移位寄存器组的信号走线材料相同；显示区域400V中公共电极的材料可以与第三移位寄存器组的信号走线材料相同；显示区域400V中触控显示走线的材料可以与第四移位寄存器组的信号走线材料相同。
[0093]本实施例中，由于各信号走线与显示区域400V中的其中四层导电结构材料相同，因此，可以利用显示区域400V中的各导电层来制作其中一个边框区域中的所述四层信号走线(即所述四层导电结构)。需要说明的是，在其它实施例中，也可以采用所述五层导电结构中的其它任意四层，来制作所述四层导电结构。
[0094]需要说明的是，第二边框区域N42的栅极驱动电路中，对应信号走线也有四层导电结构，并且所述四层导电结构的材料也可以与显示区域400V中所述五层导电结构其中四层的材料相同。
[0095]本实施例的阵列基板400中，利用内嵌式自电容触控结构的各层导体层(包括所述栅线、数据线、公共电极、像素电极和触控显示走线)的材料，形成位于非显示区域400N的这些信号走线，从而能够利用相应制作工艺制作对应的信号走线。并且还够使这些信号走线进行堆叠，把原本铺展在同一平面上的信号走线叠到一起，以节约布局空间，缩小非显示区域400N的面积，实现了窄边框设计，简化了制作工艺。
[0096]需要特别说明的是，位于上方的信号走线与位于下方的信号走线之间具有绝缘层(未示出)，所述绝缘层使上下方之间的信号走线保持绝缘。事实上，每一条信号走线除了它两端电连接的移位寄存器外，与其它导电结构都相互绝缘。
[0097]需要特别说明的是，正如前面所述，位于上方的信号走线与位于下方的信号走线之间具有绝缘层。为将一个移位寄存器组的信号走线位于另一个移位寄存器组的信号走线上方，可以通过在绝缘层中设置过孔(图8至图10中的圆圈代表所述过孔，未标注)，然后在所述绝缘层上形成导线，所述导线通过填充所述过孔，从而电连接相应移位寄存器的栅输出端，进而使所述导线成为位于所述绝缘层上的相应信号走线，即各信号走线的端点经过所述过孔电连接各移位寄存器。
[0098]需要说明的是，图7至图10中仅显示第一边框区域N41内的栅极驱动电路，而第二边框区域N42内的栅极驱动电路与第一边框区域N41内的栅极驱动电路的组成结构基本相同，它们之间还具有一定的对称性。因此，第二边框区域N42内的栅极驱动电路可以参考第一边框区域N41内的栅极驱动电路。
[0099]需要说明的是，在本发明的其它实施例中，当M等于6时，第一边框区域和第二边框区域均可以具有六个移位寄存器组。且每个边框区域中，六个移位寄存器组的信号走线可以为位于不同层中的六层导电结构。此时，阵列基板400同样还可以包括位于显示区域400V的触控显示结构，所述触控显示结构可以包括栅线、数据线、公共电极、像素电极和触控显示走线、多晶硅半导体层和导电遮光层等七层导电结构，并且所述七层导电结构位于不同层中。则六个移位寄存器组中，所述六层导电结构的材料可以与所述七层导电结构其中六层的材料相同。并且，所述六层导电结构与所述七层导电结构中的所述六层同层设置。可以采用所述七层导电结构其中六层的形成工艺形成所述六层导电结构。从而使得整个阵列基板的边框面积进一步减小，更好地实现窄边框设计。
[0100]本发明另一实施例还提供了另一种阵列基板的形成方法，所述形成方法可用于形成的是前述实施例所提供的阵列基板400，因此，所述形成方法可参考前述实施例相应内容。
[0101]请参考图6，所述形成方法形成的阵列基板400包括显示区域400V和非显示区域400N。非显示区域400N包括第一边框区域N41和第二边框区域N42。
[0102]所述形成方法包括:在非显示区域400N形成栅极驱动电路，设置栅极驱动电路包括四个移位寄存器电路，设置每个移位寄存器电路具有两个移位寄存器组，则一共具有八个移位寄存器组。
[0103]所述形成方法还包括:设置栅极驱动电路同时位于第一边框区域N41和第二边框区域M2。其中，第一边框区域N41具有四个移位寄存器组，分别为第一组至第四组，第二边框区域N42也具有四个移位寄存器组，分别为第五组至第八组。其中，图7至图10中显示了位于第一边框区域N41内，四个移位寄存器组的部分移位寄存器。
[0104]在本发明的其它实施例中，可以设置所述栅极驱动电路包括M个移位寄存器电路，其中M为正偶数。并且，设置每个移位寄存器电路具有两个移位寄存器组。同一移位寄存器电路的两个移位寄存器组中，驱动信号相位恰好相差半个时钟信号周期。
[0105]所述形成方法还包括:设置每个移位寄存器组具有N个移位寄存器，其中，N为大于2的正整数。具体的，由于一共具有八个移位寄存器组，则整个栅极驱动电路可以对应驱动8N行的像素，即N可以是像素总行数的八分之一。例如当像素有768行时，每个移位寄存器组可以具有96个移位寄存器。
[0106]本实施例中，栅极驱动电路可以为采用多晶硅(低温多晶硅)工艺制作的栅极驱动电路，也可以为采用非晶硅工艺制作的栅极驱动电路，还可以为采用氧化物半导体工艺制作的栅极驱动电路。
[0107]本实施例中，每个移位寄存器组中，在第η个移位寄存器的栅输出端形成信号走线。所述信号走线包括结束信号走线和触发信号走线，其中，第η个移位寄存器的结束信号走线与第η-1个移位寄存器电连接，第η个移位寄存器的触发信号走线与第η+1个移位寄存器电连接，η为大于I且小于N的正整数。
[0108]所述形成方法还包括:在垂直非显示区域400Ν的方向上，至少将一个移位寄存器组的信号走线形成在另一个移位寄存器组的信号走线上方。
[0109]图7至图10显示了移位寄存器401至移位寄存器409作为代表，它们对应的栅输出端分别为栅输出端401a至栅输出端409a。
[0110]如图7所示，第一移位寄存器组中的信号走线包括触发信号走线4S1和结束信号走线4T1。
[0111]如图8所示，第二移位寄存器组中的信号走线包括触发信号走线4S2和结束信号走线4T2，它们形成在触发信号走线4S1和结束信号走线4T1上方。
[0112]如图9所示，第三移位寄存器组中的信号走线包括触发信号走线4S3和结束信号走线4T3，它们形成在触发信号走线4S2和结束信号走线4T2上方。
[0113]如图10所示，第四移位寄存器组中的信号走线包括触发信号走线4S4和结束信号走线4T4，它们形成在触发信号走线4S3和结束信号走线4T3上方。
[0114]需要特别说明的是，位于上方的信号走线与位于下方的信号走线之间具有绝缘层(未示出)，所述绝缘层使上下方之间的信号走线保持绝缘。并且，为将一个移位寄存器组的信号走线位于另一个移位寄存器组的信号走线上方，可以通过在绝缘层中设置过孔，然后在绝缘层上形成导线，所述导线通过填充所述过孔(如图8至图10中的圆圈所示，未标注)，从而电连接相应移位寄存器的栅输出端，进而使所述导线成为位于绝缘层上的信号走线，即各信号线端点经过所述过孔电连接各移位寄存器。
[0115]本实施例中，结束信号走线具有沿第一轴向延伸的第一线段。触发信号走线具有沿第一轴向延伸的第二线段。
[0116]本实施例中，在垂直非显示区域400N的方向上，设置位于上方的线段至少部分重叠位于下方的线段，线段为第一线段和第二线段的至少其中之一。
[0117]本实施例中，设置位于上方的线段宽度小于位于下方的线段宽度。
[0118]本实施例中，在垂直非显示区域400N的方向上，设置位于上方的至少部分所述线段与位于下方的所述线段完全重叠。
[0119]如图10所示，本实施例中，四个移位寄存器组的信号走线为位于不同层中的四层导电结构。
[0120]所述形成方法还包括