及第二复位单元，控制芯片用于拉动第一时钟信号和第一电压参考信号到第一电平，以使栅极驱动电路所驱动的扫描线全部打开，以稳定地实现All Gate On功能。此外，在All Gate On功能结束后，第一复位单元根据复位信号Reset拉动第一节点的电平到第二电平，第一拉动单元断开；第二复位单元根据复位信号拉动第二节点的电平到第二电压参考信号的第三电平，第二拉动单元拉动栅极驱动信号的电平到第二电平，此时栅极驱动信号所驱动的扫描线关闭，进而实现在All Gate On功能结束后所有扫描线均回到关闭电平。
[0066]以上所述仅为本发明的实施例，并非因此限制本发明的专利范围，凡是利用本发明说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本发明的专利保护范围内。
【主权项】
1.一种栅极驱动电路，其特征在于，所述栅极驱动电路包括多级栅极驱动单元和控制芯片，每级所述栅极驱动单元包括: 第一拉动控制单元，用于在第一节点输出第一拉动控制信号； 第一拉动单元，其耦接所述第一节点，接收第一时钟信号，根据所述第一拉动控制信号和第一时钟信号拉动栅极驱动信号输出端的电平到第一电平，以输出栅极驱动信号；第二拉动控制单元，用于在第二节点输出第二拉动控制信号； 第二拉动单元，其耦接所述第一节点和所述第二节点，接收第一电压参考信号，根据所述第二拉动控制信号拉动所述第一节点的电平到所述第一电压参考信号的第二电平；第一复位单元，其耦接所述第一节点，接收复位信号和所述第一电压参考信号，根据所述复位信号拉动所述第一节点的电平到所述第二电平； 第二复位单元，其耦接所述第二节点，接收所述复位信号和第二电压参考信号，根据所述复位信号拉动所述第二节点的电平到所述第二电压参考信号的第三电平，所述第二拉动单元拉动所述栅极驱动信号的电平到所述第二电平； 其中，所述控制芯片用于拉动所述第一时钟信号和所述第一电压参考信号到所述第一电平，以使所述栅极驱动电路所驱动的扫描线全部打开。2.根据权利要求1所述的栅极驱动电路，其特征在于，所述第一拉动控制单元包括第一薄膜晶体管和第二薄膜晶体管； 所述第一薄膜晶体管的第一端接收第一信号，所述第一薄膜晶体管的第二端接收前一级的栅极驱动信号，所述第一薄膜晶体管的第三端与所述第一节点连接； 所述第二薄膜晶体管的第一端接收第二信号，所述第二薄膜晶体管的第二端接收后一级的栅极驱动信号，所述第二薄膜晶体管的第三端与所述第一节点连接。3.根据权利要求2所述的栅极驱动电路，其特征在于，所述第一拉动单元包括第三薄膜晶体管和第一电容，所述第三薄膜晶体管的第一端接收所述第一时钟信号，所述第三薄膜晶体管的第二端与所述第一节点连接，所述第三薄膜晶体管的第三端为所述栅极驱动信号输出端，所述第一电容连接在所述第三薄膜晶体管的第二端和第三端之间。4.根据权利要求3所述的栅极驱动电路，其特征在于，所述第一复位单元包括第四薄膜晶体管，所述第四薄膜晶体管的第一端与所述第一节点连接，所述第四薄膜晶体管的第二端接收所述复位信号，所述第四薄膜晶体管的第三端接收所述第一参考电压信号。5.根据权利要求4所述的栅极驱动电路，其特征在于，所述第二复位单元包括第五薄膜晶体管，所述第五薄膜晶体管的第一端接收所述第二参考电压信号，所述第五薄膜晶体管的第二端接收所述复位信号，所述第五薄膜晶体管的第三端与所述第二节点连接。6.根据权利要求5所述的栅极驱动电路，其特征在于，所述第二拉动控制单元包括第六薄膜晶体管和第七薄膜晶体管，所述第六薄膜晶体管的第一端接收第二时钟信号，所述第六薄膜晶体管的第二端与所述第四薄膜晶体管的第一端连接，所述第六薄膜晶体管的第三端和所述第七薄膜晶体管的第三端与所述第二节点连接，所述第七薄膜晶体管的第一端接收所述第二电压参考信号，所述第七薄膜晶体管的第二端接收所述第二时钟信号； 所述第二拉动单元包括第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管以及第二电容，所述第八薄膜晶体管的第一端与所述第三薄膜晶体管的第二端连接，所述第八薄膜晶体管的第二端接收所述第一时钟信号，所述第八薄膜晶体管的第三端与所述第九薄膜晶体管的第一端连接，所述第九薄膜晶体管的第二端与所述第七薄膜晶体管的第三端连接，所述第九薄膜晶体管的第三端接收所述第一参考电压信号，所述第十薄膜晶体管的第一端与所述第三薄膜晶体管的第三端连接，所述第十薄膜晶体管的第二端与所述第九薄膜晶体管的第二端连接，所述第十薄膜晶体管的第三端接收所述第一参考电压信号，所述第二电容连接在所述第十薄膜晶体管的第二端和第三端之间。7.根据权利要求6所述的栅极驱动电路，其特征在于，所述栅极驱动单元进一步包括第十一薄膜晶体管，所述第十一薄膜晶体管的第一端与所述第一节点连接，所述第十一薄膜晶体管的第二端接收所述第二参考电压信号，所述第十一薄膜晶体管的第三端与所述第二薄膜晶体管的第三端、所述第一薄膜晶体管的第三端以及所述第四薄膜晶体管的第一端连接。8.根据权利要求7所述的栅极驱动电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管、所述第八薄膜晶体管、所述第九薄膜晶体管、所述第十薄膜晶体管以及所述第十一薄膜晶体管均为P型薄膜晶体管； 在所述复位信号为低电平时，所述第四薄膜晶体管导通，所述第三薄膜晶体管的第二端的电平拉动到所述第二电平，所述第三薄膜晶体管截止；所述第五薄膜晶体管导通，所述第十薄膜晶体管的第二端的电平拉动到所述第三电平，所述第十薄膜晶体管导通，以将所述栅极驱动信号的电平拉动到所述第二电平。9.根据权利要求8所述的栅极驱动电路，其特征在于，所述第一电平和所述第三电平为低电平，所述第二电平为高电平。10.根据权利要求7所述的栅极驱动电路，其特征在于，所述第一薄膜晶体管、所述第二薄膜晶体管、所述第三薄膜晶体管、所述第四薄膜晶体管、所述第五薄膜晶体管、所述第六薄膜晶体管、所述第七薄膜晶体管、所述第八薄膜晶体管、所述第九薄膜晶体管、所述第十薄膜晶体管以及所述第十一薄膜晶体管均为N型薄膜晶体管。
【专利摘要】本发明公开了一种液晶显示装置的栅极驱动电路。该栅极驱动电路包括多级栅极驱动单元以及控制芯片，每级栅极驱动单元包括第一拉动控制单元、第一拉动单元、第二拉动控制单元、第二拉动单元、第一复位单元以及第二复位单元，控制芯片用于拉动第一时钟信号和第一电压参考信号到第一电平。通过以上方式，本发明能够使栅极驱动电路所驱动的扫描线全部打开，稳定地实现All？Gate？On功能。
【IPC分类】G09G3/36
【公开号】CN105161063
【申请号】CN201510583082
【发明人】肖军城, 戴荣磊, 颜尧, 曹尚操
【申请人】深圳市华星光电技术有限公司, 武汉华星光电技术有限公司
【公开日】2015年12月16日
【申请日】2015年9月14日