光电特性获得改善，进而减少迟滞现象及增加重复操作性。也因此，采用反应时间更短的 液晶层为时势所趋。此液晶层于不施加电场时显示光学性各向同性，并且于施加电场时呈 现光学性各向异性，例如以蓝相液晶为例。
[0049] 请参照图1，其所示为未形成于介电层上的液晶层的光电曲线与形成于介电层上 的液晶层的光电曲线的比较图。经实验证明，形成在介电层上的液晶层的光电曲线，未发生 迟滞现象，而未形成于介电层上的液晶层的光电曲线则发生迟滞现象，证明本发明可改善 液晶层的光电特性。
[0050] 以下提出各种实施例进行详细说明，实施例仅用以作为范例说明，并非用以限缩 本发明欲保护的范围。
[0051] 请参照图2A，其所示为依照本发明一实施例的液晶显示结构的局部示意图。液晶 显示结构100包括一基板110、一介电层120、一对向基板130以及一液晶层140。基板110与对 向基板130平行相对，例如为平行相对的主动元件阵列基板与彩色滤光基板。主动元件阵列 基板可为薄膜晶体管阵列基板(TFT array substrate)或二极管阵列基板。液晶层140配置 于基板110与对向基板130之间，例如为聚合物稳定蓝相(PSBP)液晶层。蓝相液晶常见有三 种不同相的存在，分别为第一蓝相(BPI)、第二蓝相(8?11)以及第三蓝相(8?111)，第一蓝相 液晶与第二蓝相液晶为双扭转圆柱状结构（double twist cy 1 inder，DTC)，亦即双扭转圆 柱管在空间中互相垂直排列。此外，第一蓝相液晶是体心立方结构(body-centered cubic， BCC)，第二蓝相液晶是简单立方结构（s imp 1 e cub i c，SC)，而第三蓝相液晶则是无定型 (amorphous)结构。正型蓝相液晶在未加横向电场E的情况下，其理想状态是具有光学等方 向性（Isotropic)，且其双折射性（即Δ η)为0,不会造成相位延迟，并于Normally Black操 作下呈现暗态，无法透光。当外加横向电场E于正型蓝相液晶时，则蓝相液晶具有光学异向 性，且产生双折射性（即Δ η>〇)，造成相位延迟，并于Normally Black操作下呈现亮态。 [0052]请参照图2A，基板110上设有平行排列的一第一电极112与一第二电极114,且第一 电极112与第二电极114被施加一电压而产生一横向电场E于第一电极112与第二电极114之 间。在本实施例中，第一电极112可为像素电极，其具有高电位，而第二电极114可为公共电 极，其具有低电位，以使第一电极112与第二电极114之间因为电位差而形成一横向电场E。 横向电场E可为共平面转换(IPS)型横向电场，用以控制液晶层140的双折射性，使得光线可 穿透液晶层140而呈现亮态。
[0053]此外，介电层120配置于基板110上。介电层120例如是以蒸发、溅射、物理气相沉积 法(PVD)、化学气相沉积法(CVD)、原子层沉积法(ALD)或有机金属化学气相沉积法(M0CVD) 形成在基板110上的薄膜，其材质可为娃化物(例如SiOx，SiNx等）、氧化物(例如AI2O3，Ti〇2， Ta05，SrTi03，Zr02，Hf 02，Hf Si〇4，La2〇3，Ya03，a-LaA103)等无机物质或高分子聚合物（例如聚 酰亚胺树酯，聚酰胺树酯等）。原子层沉积法可精确控制薄膜厚度达原子级（约十分之一奈 米，一奈米等于10埃)的尺度。当液晶层140于晶格成长的过程中，由于受到介电层120的阻 隔，晶体不会受到介电层120下方的基板110及二电极112、114的影响而有所不同，故可形成 晶格稳定成长的液晶层140。
[0054] 请参照图2B，其所示为依照本发明另一实施例的液晶显示结构101的局部示意图。 在本实施例中，基板110上设有一第三电极116,其位于第一电极112与第二电极114下方，并 以绝缘层115相隔。第一电极112与第二电极114可为像素电极，其具有低电位，而第三电极 116可为公共电极，其具有高电位，以使第三电极116分别与第一电极112及第二电极114之 间因为电位差而形成一横向电场E，例如为边缘电场转换(FFS)型横向电场，用以控制液晶 层140的双折射性，使得光线可穿透液晶层140而呈现亮态。
[0055] 通过上述的液晶显示结构100,本实施例提出像素结构。首先，于基板110上形成有 平行排列的一第一电极112与一第二电极114。接着，形成一介电层120于基板110上，介电层 120覆盖第一电极112、第二电极114以及位于第一电极112与第二电极114之间的基板表面 111(或绝缘层表面117)。之后，形成一液晶层140于基板110与一对向基板130之间。接着，可 通过加热液晶层140至蓝相晶格存在的温度区间，并等待一段时间让液晶层140的晶格稳定 成长，再以紫外光照射而产生聚合作用。
[0056] 请参照图3，其所不为图2A的液晶显不结构100的等效电容的不意图，其中C_LC为 横向电场E通过液晶层140的等效电容，C_PI分别为液晶层140与第一电极112/第二电极114 间的等效电容。当施加一电压于a、b两端之间时，横向电场E通过液晶层140所产生的驱动电 压以V_LC表不，而施加的电压以Vab表不，驱动电压(V_LC)相对于施加的电压(Vab)的百分 比由公式（1)得知：
[0058]在上述公式（1)中，等效电容C_L(^^C_PI的数值与介电层120的厚度与介电常数 (permittivity)有关。因此，以下针对不同介电常数的介电层120,经模拟实验，找出介电层 120的厚度与液晶层140的驱动电压之间的最佳化结果。介电层120的介电常数依材料的特 性而有所不同，其范围可介于6~60之间，但不以此为限。虽然本实施例中仅列出介电常数 为6.4、12.8、16.0、19.2与60等具代表性的数值，但位于6~60之间的任意介电常数均可通 过内差法或公式求得近似的结果，在此不再详述。
[0059]请参照表一，当介电层的介电常数为6.4时，由介电层的厚度与液晶层的驱动电压 (V_LC)之间的模拟结果可知，当介电层的厚度大于3000埃时，液晶层的驱动电压相对于施 加的电压所占的百分比将小于60,也就是说，若要维持相同的驱动电压，势必要提高a、b两 端间的操作电压。另外，为了减少压降，可通过减少介电层的厚度，使液晶层的驱动电压所 占的百分比增加。例如，当厚度小于1000埃时，驱动电压所占的百分比可提高至70以上。 [0060]表一
[0063] 请参照表二，当介电层的介电常数为12.8时，由介电层的厚度与液晶层的驱动电 压(V_LC)之间的模拟结果可知，当介电层的厚度小于2000埃时，液晶层的驱动电压所占的 百分比亦可提高至70以上（内插法）。相对于表一而言，相同厚度的介电层，介电常数增加将 有助于提高驱动电压所占的百分比，以减少压降。
[0064] 表二
[0065]
[0066] 请参照表三，当介电层的介电常数为16时，由介电层的厚度与液晶层的驱动电压 (V_LC)之间的模拟结果可知，当介电层的厚度小于2500埃时，液晶层的驱动电压所占的百 分比亦可提高至70以上。相对于表一而言，相同厚度的介电层，介电常数增加将有助于提高 驱动电压所占的百分比，以减少压降。
[0067] 表三
[006