阻性器件及其操作方法
【技术领域】
[0001]本发明总地涉及电子器件，尤其涉及阻性器件及其操作方法。
【背景技术】
[0002]半导体工业依赖于器件按比例缩放从而以较低成本传递改善的性能。闪存是当今市场的主流非易失性存储器。然而，闪存具有对存储器技术的持续发展具有显著威胁的多种局限性。因此，业内正在探索替代存储器来取代闪存。未来存储器技术的竞争者包括磁存储随机存取存储器(MRAM)、铁电
[0003]RAM (FeRAM)、以及阻性开关存储器，该阻性开关存储器例如相变RAM (PCRAM)、阻性RAM(RRAM)、离子存储器，该离子存储器包括可编程金属化单元(PMC)或导电桥随机存取存储器(CBRAM)。这些存储器也被称为新兴存储器。
[0004]为了可行，新兴存储器必须在诸如可扩缩性、性能、能效、ON/OFF定量(rat1n)、操作温度、CMOS兼容性、和可靠性之类的技术度量中多于一项优于闪存。CBRAM技术已在这些技术度量中的很多项表现出有前途的结果。
【发明内容】
[0005]根据本发明的实施例，操作阻性开关器件(switching device)的方法包括在具有第一存取端子和第二存取端子的存取器件(access device)的第一存取端子上施加包含脉冲的信号。第二存取端子耦合至两端子阻性开关器件的第一端子。阻性开关器件具有第一端子和第二端子。阻性开关器件具有第一状态和第二状态。脉冲包括在第一时间周期上从第一电压至第二电压的第一斜坡、在第二时间周期上从第二电压至第三电压的第二斜坡、以及在第三时间周期上从第三电压至第四电压的第三斜坡。第二斜坡和第三斜坡具有与第一斜坡相反的斜率。第一时间周期和第二时间周期之和小于第三时间周期。
[0006]根据本发明的替代实施例，操作存储单元(memory cell)的方法包括在具有第一节点和第二节点的选择晶体管的栅极处施加选择脉冲。存储单元包括具有第一端子和第二端子的阻性开关器件以及具有第一存取端子和第二存取端子的存取器件。第二存取端子耦合至阻性开关器件的第一端子。第一节点耦合至存取器件的第一存取端子，且第二节点耦合至位线电位节点。该方法还包括对具有第一板和第二板的电容器充电。在选择脉冲期间，第一板耦合至选择晶体管的第一节点并耦合至存取器件的第一存取端子。该方法还包括:在对电容器充电后激活存取器件、在激活存取器件之后停用该选择晶体管、以及通过阻性开关器件对已充电的电容器放电。
[0007]根据本发明的替代实施例，半导体器件包括两端子阻性开关器件，该开关器件具有第一端子和第二端子并具有第一状态和第二状态。该半导体器件包括存取器件和被配置成生产包含脉冲的信号的信号发生器，该存取器件具有第一存取端子和耦合至该阻性开关器件的第一端子的第二存取端子。脉冲包括在第一时间周期上从第一电压至第二电压的第一斜坡、在第二时间周期上从第二电压至第三电压的第二斜坡、以及在第三时间周期上从第三电压至第四电压的第三斜坡。第二斜坡和第三斜坡具有与第一斜坡相反的斜率。第一时间周期和第二时间周期之和小于第三时间周期。该半导体器件进一步包括被配置成在第一存取端子上施加信号的存取电路。阻性开关器件被配置成响应于该信号从第一状态变化至第二状态。
[0008]根据本发明的替代实施例，操作阻性开关器件的方法包括在具有第一端子和第二端子的两端子阻性开关器件的第一端子上施加包含脉冲的信号。阻性开关器件具有第一状态和第二状态。脉冲包括在第一时间周期上从第一电压至第二电压的第一斜坡、在第二时间周期上从第三电压至第一电压的第二斜坡、以及从第四电压至第三电压的第三斜坡。第一时间周期为脉冲的总时间周期的至少0.1倍。第一斜坡和第二斜坡具有与第三斜坡的斜变率相反的斜变率。
[0009]根据本发明的替代实施例，操作阻性开关器件的方法包括在具有第一端子和第二端子的两端子阻性开关器件的第一端子上施加包含脉冲的信号。该阻性开关器件具有第一状态和第二状态。脉冲包括在第一时间周期上从第一电压至第二电压的第一斜坡、在第二时间周期上从第二电压至第三电压的第二斜坡、以及在第三时间周期上从第三电压至第四电压的第三斜坡。第二斜坡和第三斜坡具有与第一斜坡相反的斜率。第一时间周期和第二时间周期之和小于第三时间周期。
[0010]附图简述
[0011]包括图1A-1E的图1示出阻性开关存储器的截面图和操作，其中图1A示出常规离子存储器的截面图，其中图1B示出编程操作下的存储器，其中图1D示出相应编程脉冲的时序图，其中图1C示出擦除操作下的存储器，而其中图1E示出相应擦除脉冲的时序图；
[0012]包括图2A-2F的图2示出根据本发明实施例的突出表示了被施加至记忆单元(memory unit)的编程脉冲的时序图；
[0013]包括图3A-3F的图3示出根据本发明实施例的突出表示了擦除脉冲的擦除操作的时序图；
[0014]包括图4A-4B的图4示出根据本发明实施例的存储单元；
[0015]包括图5A-5B的图5示出突出表示在字线和位线处断言的程序脉冲的程序操作的时序图，其中图5A示出常规编程脉冲且其中图5B示出根据本发明实施例的编程脉冲；
[0016]包括图6A-6B的图6示出突出表示在字线和对应的位线和/或选择线处的擦除脉冲的擦除操作的时序图，其中图6A示出常规擦除脉冲且其中图6B示出根据本发明实施例的擦除脉冲；
[0017]包括图7A-7B的图7示出根据本发明实施例的存储单元和相应编程/擦除操作；
[0018]包括图8A和图8B的图8示出实现本发明的实施例的各种存储单元阵列；以及
[0019]包括图9A-9B的图9示出根据本发明实施例实现的存储设备。
[0020]不同附图中的相应编号和标记一般指相应的部件，除非另有规定。附图为了清楚地阐述实施例的相关方面而绘制并且不一定按比例绘制。
【具体实施方式】
[0021]下面详细讨论各实施例的做出和使用。然而，应当理解，本发明提供许多可应用的创新性概念，它们可被体现在范围很广的特定背景中。所讨论的特定实施例仅说明了做出和使用本发明的特定方式，并且不对本发明的范围构成限制。
[0022]将参看特定背景下的各实施例(比如，诸如导电桥存储器的离子存储器)，对本发明进行描述。然而，本发明也可应用于其它类型的存储器，尤其是应用于诸如两端子阻性存储器之类的任何阻性存储器。尽管本文描述的是存储设备，然而本发明的实施例也可应用于由阻性开关形成的其它类型器件，阻性开关诸如处理器、动态可重路由电子器件、光开关、现场可编程门阵列、以及微流体阀和其它纳米离子器件。
[0023]包括图1A-1E的图1示出阻性开关存储器的截面图和操作，其中图1A示出常规离子存储器的截面图，其中图1B示出编程操作下的存储器，其中图1D示出相应编程脉冲的时序图，其中图1C示出擦除操作下的存储器，且其中图1E示出相应擦除脉冲的时序图；
[0024]图1A示出具有放置在第一导电层20和第二导电层40之间的可变电阻层30的记忆单元10。该可变电阻层30可以固体电解质层，例如通过诸如电位、热量、磁场及其它的外部刺激的施加可编程该固体电解质层。换句话说，可通过施加编程操作和相应的擦除操作来改变可变电阻层30两端的电阻。例如，在编程操作后，可变电阻层30具有低阻(ON状态)，而在擦除操作后，可变电阻层30具有高阻(OFF状态)。存储单元的操作涉及导电原子的纳米规模迀移和重新安排，该导电原子诸如通过可变电阻层30的金属原子之类。替代地，存储单元可由于的缺陷的运动而操作，缺陷诸如可变电阻层30内的点缺陷。可通过在第一节点I和第二节点2之间施加电信号来执行编程/擦除操作。
[0025]如图1A所示，可在可变电阻层30中支付(disburse)纳米相50。在一些实施例中，纳米相50可以是导电的。然而，在OFF状态下这个可变电阻层30的电阻率较高，例如大于500ΜΩ，且这个可变电阻层30的电阻率取决于单元面积。可通过在第一和第二节点I和2之间施加读电压而读取存储单元的阻态。然而，读电压是可忽略的(一般在约_200mV和约200mV之间)并且不改变存储单元的状态。
[0026]图1B示出在常规编程操作期间的记忆单元。可使用静态电压或动态脉冲来完成编程操作。典型地，使用如图1D所示的编程脉冲来执行编程，图1D示出在第一节点I和第二节点2之间施加的电位差。
[0027]当如图1B和图1D所示，在第一和第二节点I和2这两端施加正电压时，来自第二导电层40的导电原子可被氧化形成导电离子，然后该导电离子由于可变电阻层30中的电场而被加速。编程脉冲，例如取决于可变电阻层30，可具有比阈值电压更高的电位Vpkk,该电位Vp-约 300mV或更高并在一个示例中典型地为约450mV。例如，编程脉冲可具有约IV至约1.5V的电位VPffiX；。导电离子向可以是阴极的第一导电层20漂移。在可变电阻层30中，导电离子可使用纳米相50迀移，该纳米相50可吸收漂移的导电离子并释放同一或另一导电离子。最终，靠近第一导电层的导电离子吸收来自第二节点2的电子并还原回导电原子。还