选择线SL)来启用或控制存取器件100。字线WL可耦合至字线驱动器（WLD) 110，该字线驱动器（WLD) 110可由共享同一字线WL的多个存储单元所共同地共享。如将要描述的那样，WLD 110可使用各实施例中描述的一个或多个电位脉冲曲线来驱动字线。
[0077]类似地，位线BL可耦合至位线驱动器BLD 120耦合或由位线驱动器BLD120所驱动，并且选择线SL可耦合至选择线驱动器SLD 130。可在共享同一位线和同一选择线的多个存储单元上共同地共享BLD 120和SLD 130。如将要描述的那样，BLD 120和/或SLD130可使用各实施例中描述的一个或多个脉冲曲线分别地驱动位线和选择线。
[0078]图4B示出根据本发明的实施例包括晶体管和记忆单元的存储单元。
[0079]在该实施例中，存取器件100是晶体管。在一个实施例中，晶体管可以是金属绝缘场效应晶体管。在其它实施例中，晶体管可以是包括双极晶体管的其它类型晶体管。在一个实施例中，存储单元15可以是一晶体管和一记忆单元（1-T I-MU)存储单元。如图4B所示，存取器件100的栅极耦合至字线WL。存取器件100的第一源极/漏极节点耦合至位线BL,而存取器件100的第二源极/漏极节点通过第二节点2耦合至记忆单元。因此，记忆单元10通过存取器件100的沟道区耦合至位线BL。
[0080]如图5-7中将要描述的那样，通过向存储单元的一个或多个节点施加斜变脉冲，可将前面结合图2-3描述的本发明的实施例实现为存储单元。
[0081]包括图5A-5B的图5示出突出表示了在字线和位线处断言的程序脉冲的程序操作的时序图，其中图5A示出常规编程脉冲，且其中5B示出根据本发明实施例的编程脉冲。
[0082]图5所示的编程脉冲可被施加至图4描述的存储单元。在记忆单元10的编程期间，位线BL可被接地，而选择线被拉高至正电位。替代地，在一些实施例中，选择线SL可被接地而位线BL可被拉低至负电位。存取器件100的字线WL被启用以导通存取器件100，此举最终导通记忆单元10 (推至低阻态)。例如，为了启用包括η沟道场效应晶体管的存取器件，将正偏置施加至字线WL。
[0083]在图5中示出，对于一系列脉冲中的脉冲，在选择线上的电压Vs#字线上的电压Vi。尽管在各实施例中可使用多个脉冲进行编程和擦除操作，然而图5为清楚起见示出了单个脉冲。图5描述的实施例可应用图2中描述的各个实施例。
[0084]图5A中示出了常规编程脉冲。如图5A所示，选择线SL和字线WL被拉高至例如编程电压VPKX；。如之前描述的，在常规编程中，编程电压Vp-猝然斜变（接近无穷大斜率)并且可同时断言字线WL和选择线SL。如图所示，字线脉冲的前沿和后沿可匹配位线脉冲的相应前沿和后沿。
[0085]图5B示出之前针对图2描述的发明实施例的各种应用。
[0086]参见图5B，在一个实施例中，可在字线上断言方波脉冲同时在位线上可施加不对称的脉冲，同时将选择线接地（替代地可将位线接地同时选择线负向斜变）。如图所示，字线脉冲在时间周期上被断言，该时间周期11比在位线上断言的不对称脉冲的持续时间
更长。可对给定脉冲断言字线后断言位线，且类似地，可在字线脉冲的后沿之前，位线电压向下斜变。
[0087]在各实施例中，位线的电压V&包括最初快速部分，高于该最初快速部分则电位快速增加至峰值编程/擦除电压。在各实施例中，位线的电压V&可从峰值电压相当快速地减小至中间电压。接着，位线电压V例如以低于约IOOmV/μ s的速率，缓慢地减小。
[0088]图5Β中示出的不对称脉冲类似于针对图2Β描述的编程脉冲。本发明的实施例还可包括图2Α和图2C-2F中描述的不对称脉冲。
[0089]包括图6A-6B的图6示出突出表示了在字线和对应的位线和/或选择线处的擦除脉冲的擦除操作的时序图，其中图6A示出常规擦除脉冲，且其中图6B示出根据本发明实施例的擦除脉冲。
[0090]类似于编程脉冲，在断言字线电压后，触发擦除脉冲的位线电压。如图6A所示，可通过同时断言字线和位线来编程常规擦除脉冲。图6B示出之前针对图3描述的发明实施例的各种应用的一个示例。
[0091]根据图6B所示的本发明实施例，在断言字线脉冲后在位线处施加擦除脉冲，图6B示出实现针对图3B描述的擦除脉冲的一个示例。如之前描述地，擦除脉冲快速地减小至峰值擦除电压，此后它快速地下降至中间电压、并然后在长时间上缓慢衰减。在一个实施例中，擦除电压可如之前描述的那样指数地衰减。
[0092]包括图7A-7B的图7示出根据本发明替代实施例的存储单元和相应编程/擦除操作。
[0093]图7A示出根据本发明的实施例的具有包括晶体管和记忆单元的存储单元的存储单元阵列。如之前针对图4描述的，存储单元15包括存取器件100和部署在第一节点I (如阳极)和第二节点2(如阴极)之间的记忆单元10。第一节点I耦合至选择线SL，而第二节点2通过存取器件100耦合至位线BL。存取器件100的栅极耦合至字线，并可通过字线驱动器110操作该存取器件100。不连接至这列选择晶体管121的电容器122的另一板耦合至接地电位。
[0094]如所示，存储单元阵列的每列可耦合至列选择晶体管121和电容器122。如进一步使用图7B描述的那样，电容器122可被配置成生成不对称脉冲。
[0095]图7B示出使用图7A中描述的存储单元阵列所生成的编程/擦除不对称脉冲。通过断言列选择晶体管121的栅极节点3处的列选择电压(V3)来断开(open)列选择晶体管121，从而开始编程/擦除操作。因此，当列选择电压被断言时，位线处的电位对电容器122充电。在存取器件100不导通的此时，该电位对电容器122充电。
[0096]如图7B所示，通过断言字线上的电位脉冲而导通存取器件100。接着，字线电位被断言，以使字线电压脉冲的前沿与列选择电压脉冲的后沿重合。因此，不直接将位线电压施加至记忆单元10。而是，在列选择电压切断位线电压后，电容器122放电，在记忆单元10的第二节点2处产生电位。来自电容器122的放电以指数减小并因此阴极节点3处的所得电位具有快速向上斜变的脉冲、快速向下斜变的第一部分、以及由缓慢指数形衰减表征的第二部分。快速向上斜变是列选择电压定时序以与字线电压重合的结果，同时向下斜变的第一部分和第二部分源自电容器122的放电。
[0097]在各实施例中，作为记忆单元10的阴极节点的第二节点2处的电位(V2)可根据下式改变:v2(t) = PVX (1-exp (-t/((R10+R100) XC))),其中是峰值电压、是时间、是电容器122的电容、且是记忆单元10的电阻而是存取器件100的导通态电阻。在各实施例中，可配置电容器122的电容以使电容器122在字线脉冲结束前完全放电。在一个或多个实施例中，字线脉冲的时间周期ti小于记忆单元10的电阻与电容器122的电容之积。
[0098]包括图8A和图8B的图8示出实现本发明的实施例的各种存储单元阵列。
[0099]可使用实施前面描述的各实施例的记忆单元10来形成存储单元阵列200。可如图1和/或图4描述地那样形成记忆单元10。
[0100]在图8A示出的一个实施例中，存储单元阵列200可由存储单元15形成，该存储单元15包括前面针对图4描述并相对图5-7操作的存取器件100和记忆单元10。
[0101]在图SB所示的替代实施例中，存储单元阵列200可被实现为交叉点存储器阵列，例如实现为堆栈式存储器阵列。在一个这样的实施例中，记忆单元10可在同一器件中包括开关器件(如二极管)以及电阻器。在一些实施例中，这些阵列也可被用来形成逻辑设备。记忆单元10被耦合在第一多条线301和第二多条线302之间。第一和第二多条线301和302可彼此垂直。记忆单元10可被耦合至第一金属层面中的第一多条线301中的第一线、至在垂直方向高于或低于第一金属层面的金属层面中的第二多条线302中的第一线。
[0102]包括图9A-9B的图9示出实现本发明实施例的存储设备。
[0103]参照图9A，存储设备包括存储单元阵列200 (如图8描述的)、存取电路210、以及编程/擦除电路220。存储单元阵列200可包括如前面描述的多个记忆单元10。存取电路210向存储单元阵列200提供电连接，从而可编程、擦除、和读取记忆单元10。存取电路210可置于存储单元阵列200的一侧或多侧上。例如，存取电路210可置于相反两侧上以使可在记忆单元两端施加电位。作为示例，存取电路210可包括图4中描述的字线、位线、和选择线驱动器。
[0104]编程和擦除电路220可向存取电路210提供编程和擦除信号(例如P/E。P/E2)，该存取电路210将这些信号施加至存储单元阵列200。编程和擦除信号可包括在如图2、图3和图5-7中各实施例中描述的曲线。编程和擦除信号可包括外部或内部电路以能够生成不对称的电压脉冲。在一个实施例中，编程和擦除电路220包括用于生成不对称电压脉冲的斜波产生器221。斜波产生器221可包括脉冲、函数