组态暂存器250的特定页面地址或使其无效（S224)。之后，从输入输出 缓冲器120读取存储于存储区域112的页面的数据（S226)。
[0111] 图10C表示输入特定页面地址PA_N作为页面地址的例子。由于输入的页面地址 ?八_~与特定页面地址PA_N-致，字线选择电路160选择隐藏的存储区域112的页面，并向 页面缓冲器/感测电路170传输存储于该页面的数据。此时，应注意存储器阵列110的特 定页面地址PA_N并未被选择。
[0112] 这样，如果被输入的页面地址与特定页面地址一致，便能读取存储于隐藏的存储 区域112的页面的数据，但该读取被限制为只有一次。即，如果与特定页面地址一致的页面 地址被输入一次，便会擦除保持于易失性组态暂存器250的特定页面地址或使其无效，因 此，即便与特定页面地址一致的页面地址再一次被输入，比较部300也会判定两地址不一 致，而不会判定两地址一致。所以，字线选择电路160不会选择隐藏的存储区域112的页 面。图10D表示在进行一次读取后，与特定地址一致的页面地址被输入时的例子。在页面 地址PA_N被输入时，由于易失性组态暂存器250实质上未保持特定页面地址，因此比较部 300判定两地址不一致。因此，字线选择电路160并非选择隐藏的存储区域112的页面，而 是选择存储器阵列110的特定页面地址PA_N，读取存储于该特定页面地址PA_N的数据。
[0113] 根据本实施例，在闪存存储着安全码、解密密钥或隐私数据等机密性非常高的信 息的情况下，将此种机密性高的信息的读取次数限制为一次，因此可以防止重要信息轻易 地被读取、或被复制。另外，通过将虚拟数据（du_y data)程序化于作为用户区的存储器 阵列110的特定页面地址PA_N，系统在虚拟数据因恶意存取或违法存取而被读取时，可以 利用虚拟数据追踪违法存取。
[0114] 在所述图9所示的例子中，表示的是对非易失性组态暂存器240设定标记，在设定 有标记时转至一次读取模式的例子（S202、S206)，但此种标记设定或利用标记的判定并非 必需。在另一优选实施方式中，闪存100可以在电源接通时，无关于标记设定而选择性地执 行一次读取或通常的操作。在未执行一次读取时，即未对非易失性组态暂存器240进行初 始设定时，非易失性组态暂存器240的地址存储区域242为预设（default)，因此向易失性 组态暂存器250传输擦除状态的地址信息（均为F的数据）。在该擦除状态的页面地址信 息与用户可选择的地址信息不一致的情况下，必然进行通常的读取操作。另一方面，如果对 地址存储区域242设定了特定地址，通过与所述相同的操作，只在特定地址与用户选择的 地址一致时才读取隐藏的存储区域的数据。
[0115] 接着，说明本发明的第二实施例。所述实施例表示的是一次读取的例子，第二实施 例能够进行有限的多次读取。图11是表示第二实施例的功能性构成的图。在第二实施例 中，追加计数器320,该计数器320对利用比较部300判定的两地址的一致次数进行计数。 计数器320在两地址的一致次数达到预先决定的次数N时，向控制部300通知该情况。控 制部300回应该通知，擦除保持于易失性组态暂存器250的特定页面地址或使其无效。由 此，存储于隐藏的存储区域112的数据只能以有限的次数N被读取。
[0116] 虽然详细叙述了本发明的优选实施方式，但本发明并不限定于特定的实施方式， 可以在权利要求中记载的本发明的主旨范围内进行各种变形、变更。
[0117] 在所述实施例中，如果初始设定的特定页面地址为用户区域，便可设定于任意处， 因此可以扩大地址映射（mapping)的自由度。另外，所述实施例表示的是将特定页面地址 存储于组态暂存器的例子，但特定页面地址并非必须存储于组态暂存器，也可以存储于其 他存储区域。而且，所述实施例例示了「〇〇h」、「30h」作为闪存执行的内部读取命令，但并不 限定于此，只要是能够读取设定于暂存器的页面地址的命令或控制信号即可。
[0118] 而且，在所述实施例中，例示了一个特定页面地址，但并不限定于此，也可以使用 多个特定页面地址，对与多个特定页面地址对应的存储区域112程序化数据。
【主权项】
1. 一种半导体存储器装置，其包括： 与非型存储器阵列； 输入部，可输入地址信息及数据； 读取部，基于从所述输入部输入的地址信息，读取存储于所述与非型存储器阵列的数 据； 设定部，从所述输入部输入了特定命令时，对地址存储区域设定输入的地址信息作为 特定地址信息，且对数据存储区域设定从所述输入部输入的数据作为特定数据；以及 fe制部，fe制所述读取部；并且 所述控制部在读取操作时比较输入的地址信息和所述特定地址信息，当两地址信息一 致时，读取设定于所述数据存储区域的所述特定数据，且擦除所述特定地址信息或设所述 特定地址信息无效，当所述两地址信息不一致时，按照输入的地址信息读取存储于所述与 非型存储器阵列的数据。2. 如权利要求1所述的半导体存储器装置，其中所述设定部包含非易失性地址存储区 域和易失性地址存储区域，所述设定部回应电源接通，使设定于所述非易失性地址存储区 域的所述特定地址信息保持于所述易失性地址存储区域，所述控制部在输入的地址信息与 所述特定地址信息一致时，擦除保持于所述易失性地址存储区域的所述特定地址信息。3. 如权利要求1或2所述的半导体存储器装置，其中所述特定地址信息兼为可选择所 述与非型存储器阵列的地址空间的地址。4. 如权利要求1或2所述的半导体存储器装置，其中所述数据存储区域设定于与用户 可利用的存储器阵列不同的区域。5. 如权利要求1或2所述的半导体存储器装置，其中所述地址存储区域为组态暂存器。6. 如权利要求1或2所述的半导体存储器装置，其中所述控制部包含计数部，所述计数 部对输入的地址信息与所述特定地址信息一致的次数进行计数，所述控制部在所述计数部 的计数结果达到预先决定的值时，擦除所述特定地址信息。7. -种半导体系统，包含如权利要求1或2所述的半导体存储器装置、及与所述半导体 存储器装置连接的主机设备，并且 所述主机设备向所述半导体存储器装置输出所述特定地址信息及所述特定数据。8. -种读取方法，用于在包含半导体存储器装置及主机设备的系统中读取特定数据， 并且 向所述半导体存储器装置输出特定命令，对所述半导体存储器装置的地址存储区域设 定特定地址信息，且对数据存储区域设定所述特定数据， 在读取操作时，比较输入的地址信息与所述特定地址信息，当两地址信息一致时，读取 设定于所述数据存储区域的特定数据，且擦除所述特定地址信息或设所述特定地址信息无 效，当所述两地址信息不一致时，按照输入的地址信息读取存储于存储器阵列的数据。9. 如权利要求8所述的读取方法，其中所述读取方法还在接通系统电源后，使设定于 非易失性地址存储区域的特定地址信息保持于易失性地址存储区域，当所述两地址信息一 致时，擦除所述易失性地址存储区域的所述特定地址信息。10. 如权利要求8或9所述的读取方法，其中在重新接通系统电源后，将设定于所述非 易失性地址存储区域的所述特定地址信息保持于所述易失性地址存储区域。11.如权利要求8或9所述的读取方法，其中所述读取方法还对输入的地址信息与所述 特定地址信息一致的次数进行计数，当计数结果达到预先决定的值时，擦除所述特定地址 信息。
【专利摘要】本发明涉及半导体存储器装置、半导体系统以及读取方法，提供一种能够有效地保护安全性高的信息的闪存。闪存(100)包含设定部，所述设定部在被输入了特定命令时，对非易失性组态暂存器(240)设定特定地址信息，且在隐藏的存储区域(112)设定特定数据。闪存(100)还包括：比较部(300)，在读取操作时，比较输入的地址信息与特定地址信息；及控制部(310)，当两地址信息一致时，读取设定于存储区域(112)的特定数据，且擦除特定地址，当两地址信息不一致时，按照输入的地址信息读取存储于存储器阵列的数据。
【IPC分类】G11C16/02, G11C16/06
【公开号】CN105469822
【申请号】CN201410464625
【发明人】神永雄大
【申请人】华邦电子股份有限公司
【公开日】2016年4月6日
【申请日】2014年9月12日