专利名称：垂直扩散金属氧化物半导体场效晶体管及其制造方法
技术领域：
本申请案涉及一种垂直扩散金属氧化物半导体(DMOS)场效晶体管(FET)。
背景技术：
与集成电路中的横向晶体管相比，功率金属氧化物半导体场效晶体管(MOSFET)一般用以处置高功率电平。图6展示使用垂直扩散MOSFET结构(也称为双扩散MOSFET结构(DM0S 或 VDM0S))的典型 MOSFET。如所展示，例如，在图6中，在N+衬底415上形成有N-外延层，所述N-外延层的厚度及掺杂一般确定装置的电压额定值。自顶部至外延层410中，形成有N+掺杂的左源极区430及右源极区430，所述源极区430由形成P基极的P掺杂区420围绕。P基极可具有围绕P基极420的向外扩 散区域425。源极接点460 —般在裸片的表面上接触区430及420两者且一般由连接左源极区及右源极区两者的金属层形成。绝缘层450 (通常为二氧化硅或任何其它合适材料)使覆盖P基极区420及向外扩散区域425的一部分的多晶硅栅极440绝缘。栅极440连接至通常由另一金属层形成的栅极接点470。此垂直晶体管的底侧具有形成漏极接点480的另一金属层405。总之，图6展示可为极小的且包括共同漏极、共同栅极以及两个源极区及两个通道的MOSFET的典型基本单元。其它类似单元可用于垂直功率MOS-FET中。多个这些单元可一般并联地连接以形成功率M0SFET。在接通状态中，通道形成于区420及区425的由栅极覆盖的区域内，自表面分别伸入至区420及区425中。因此，如由水平箭头所指示，电流可流动。单元结构必须提供栅极440的足够宽度d以允许此电流变成流动至漏极侧的垂直电流，如由垂直箭头所指不。归因于特定地在高频率切换应用(例如，切换模式电力供应器)中不合需要的栅极的必要宽度，这些结构具有相对较高的栅极源极电容。
发明内容
根据一实施例，一种具有单元结构的垂直扩散金属氧化物半导体(DMOS)场效晶体管(FET)可包括:具有第一传导类型的衬底，其形成漏极区；在所述衬底上的具有所述第一传导类型的外延层；在所述外延层内的具有第二传导类型的第一基极区及第二基极区，所述基极区间隔开预定义距离；具有第一传导类型的第一源极区及第二源极区，其分别布置于所述第一基极区及所述第二基极区中，其中所述第一基极区及所述第二基极区可操作以在所述源极区与所述外延层之间形成第一横向通道及第二横向通道；栅极结构，其通过绝缘层而与所述外延层绝缘且布置于所述第一基极区与所述第二基极区之间的区上方，且其中所述栅极结构包括第一栅极区及第二栅极区，每一栅极区仅覆盖分别在所述第一基极区及所述第二基极区内的所述第一通道及所述第二通道。根据另一实施例，所述绝缘层可包括栅极氧化物层，在所述栅极氧化物层之上沉积及图案化厚氧化物层。根据另一实施例，所述厚氧化物层可经图案化以在所述第一源极区与所述第二源极区之间形成台座(pedestal)。根据另一实施例，所述垂直DMOS-FET可进一步包括在所述第一基极区与所述第二基极区之间的具有所述第二传导类型的轻微掺杂区域，所述轻微掺杂区域自表面延伸至所述外延层中。根据另一实施例，所述垂直DMOS-FET可进一步包括在所述第一基极区与所述第二基极区之间的沉降区，所述沉降区自所述表面延伸至所述外延层中。根据另一实施例，所述垂直DMOS-FET可进一步包括源极金属层，所述源极金属层连接所述第一源极区及所述第二源极区与所述第一基极区及所述第二基极区。根据另一实施例，所述垂直DMOS-FET可进一步包括具有所述第二传导类型的第一扩散区域及第二扩散区域，所述第一扩散区域及所述第二扩散区域分别围绕所述第一基极区及所述第二基极区。根据另一实施例，所述栅极结构可包括桥接区段，所述桥接区段连接所述第一栅极与所述第二栅极且相比所述第一栅极及所述第二栅极与所述外延层间隔开更远。根据另一实施例，所述桥接区域可布置于所述单元结构的外部。根据另一实施例，所述第一栅极及所述第二栅极可通过导线接合来连接。根据另一实施例，所述垂直DMOS-FET可进一步包括在所述衬底的背面上的漏极金属层。根据另一实施例，所述单元结构或多个单元结构可形成于集成电路装置中。根据另一实施例，所述集成电路装置可提供对切换模式电源供应器的控制功能。根据另一实施例，所述第一传导类型可为P型，且所述第二传导类型为N型。根据另一实施例，所述第一传导类型可为N型，且所述第二传导类型为P型。根据另一实施例，一种用于制造垂直扩散金属氧化物半导体(DMOS)场效晶体管(FET)的单元结构的方法可包括:在布置于具有第一传导类型的衬底上的具有第一传导类型的外延层中的具有第二传导类型 的第一基极区及第二基极区内形成单元结构，所述单元结构包括具有第一传导类型的第一源极区及第二源极区，其中所述第一基极区及所述第二基极区间隔开预定义距离，且其中所述第一基极区及所述第二基极区可操作以在所述源极区与所述外延层之间形成第一横向通道及第二横向通道；在所述第一基极区与所述第二基极区之间在所述外延层之上形成具有台座的栅极绝缘层；在所述台座的侧壁上形成覆盖所述第一通道及所述第二通道的第一栅极及第二栅极。根据所述方法的另一实施例，所述形成栅极绝缘层的步骤可包括:沉积薄栅极氧化物层；在所述薄栅极氧化物层之上沉积厚氧化物层；以及蚀刻所述厚氧化物层以形成所述台座。根据所述方法的另一实施例，所述方法可进一步包括在所述第一基极区与所述第二基极区之间形成从所述外延层的表面延伸至所述外延层中的轻微掺杂区。根据所述方法的另一实施例，所述形成所述第一栅极及所述第二栅极的步骤可提供栅极结构的连接所述第一栅极与所述第二栅极的桥接区域。根据所述方法的另一实施例，所述桥接区域可位于所述单元结构的外部。根据所述方法的另一实施例，所述方法可进一步包括通过金属层连接所述第一栅极与所述第二栅极。根据所述方法的另一实施例，所述方法可进一步包括通过导线接合来连接所述第一栅极与所述第二栅极。根据所述方法的另一实施例，所述方法可进一步包括在所述第一基极区与所述第二基极区之间的中心区域中形成从所述外延层的表面延伸至所述衬底的沉降结构。
图1展示经改进的垂直DMOS-FET的第一实施例；图2展示经改进的垂直DMOS-FET的第二实施例；图3展示经改进的垂直DMOS-FET的第三实施例；图4A、4B展示根据各种实施例的栅极的更详细视图；图5A至5E展示根据各种实施例的用于制造装置的若干示范性工艺步骤；以及图6展示常规垂直DMOS-FET。
具体实施例方式图1展示根据各种实施例的垂直DMOS-FET的横截面图。提供高度掺杂的N+衬底115，在高度掺杂的N+衬底115之上已成长有N-外延层110。从顶部至外延层110中，形成有N+掺杂的左源极区130及右源极区130，所述源极区130各自由形成P基极的P掺杂区120围绕。可在P基极120内植入较重度掺杂的P+区135以用于连接至源极端子。如由点线所指示，每一 P基极120可另外由相关联的向外扩散区域125围绕。可使用用于左源极区130及右源极区130的其它 结构。与图6中所展示的晶体管类似，源极接点160 —般在裸片的表面上接触区130及区120两者，且一般由连接左源极区及右源极区两者的金属层形成。绝缘结构140用以使左栅极152及右栅极154绝缘。根据一实施例，此结构140包括在晶体管的多晶硅栅极152、154下方的栅极氧化物层142，如由点划线所指示。可使用沉积的氧化物，接着采用使沉积的氧化物142密化使得其更稳固的热氧化来形成此栅极氧化物层142。与常规垂直DMOS-FET相反，绝缘结构140包括沉积及遮蔽于此栅极氧化物层140上的另一厚绝缘层145，所述厚绝缘层145覆盖右P基极120与左P基极120之间的中间空间。根据一实施例，在切割至源极130/135的接点之前沉积此厚氧化物145。此另一绝缘层145可为还帮助分离金属接点与栅极电极的金属间电介质(MD)。此处，厚绝缘层145经遮蔽及蚀刻以在层142上形成左及右台阶(step)，且因此在中心形成台座区域，如下文将更详细解释。接着在绝缘层142的右及左薄部分上沿着绝缘结构140的台座区段145的侧壁通过多晶硅形成右栅极152及左栅极154。右栅极152及左栅极154各自覆盖相应的左及右P基极区120的一部分。因此，在将适当电压施加至栅极接点及源极接点的情况下，左通道及右通道可形成于P基极区120内。在台座145之上通过桥接区域156使栅极152与栅极154互连。台座145足够厚以避免桥接区域显著影响栅极电容。因此，根据各种实施例，所提议的单元结构不仅建立两个源极区120、130、135及两个通道，而且建立两个多晶硅栅极152及154。根据其它实施例，如由图1中的虚线所展示，可在左P基极区与右P基极区之间的中心区段中提供轻微掺杂区域190，所述区域190从顶表面延伸至外延层110中。此垂直晶体管的底侧再次具有形成漏极接点180的另一金属层105。窄栅极152、154的小占据面积提供极小的栅极电容。因此，所得个别栅极-源极电容及栅极-漏极电容在总体上有效地比如(例如)图6中所展示的常规垂直DMOS-FET的相应栅极电容小得多。因此，各种实施例有效地提供两个沟槽栅极152、154，其中桥接区域156与外延层110间隔开以仅就栅极电容来说不具有显著影响。如下文将更详细解释，还可完全省略桥接区域156或将其布置于单元区域的外部。图2展示另一实施例。功率晶体管单元的一般结构可与图1中所展示的实施例相同。另外，沉降结构210(例如，多晶硅沉降区)可形成于左P基极区120与右P基极区120之间的区的中心中，自外延层110的顶表面延伸至衬底115。沉降植入物210用以在装置处于完全操作中时提供低电阻路径以用于电流流动。沉降植入物210还帮助减少装置的Rdson，这是因为沉降植入物210将有效地在局部减小N-外延膜110的电阻。图3展示在已形成金属层310之后的图2的单元。金属层310提供源极区130与相邻接触分区140的电连接，从而有效地连接P基极120与源极。金属层310还连接左及右源极区130、140以及其它单元的源极区。图4A展示由厚绝缘层145围绕且搁置在栅极氧化物层142之上的窄沟槽栅极154。根据如图4B中所展示的另一实施例，沉积单一栅极氧化物层140，且沟槽158形成于此层140内。图5A至5E展示用于制造如图1中所展示的装置的示范性工艺步骤。然而，根据所应用的技术，其它步骤可适合于产生类似装置。如图5A中所展示，在重度掺杂的N+衬底115上成长N-掺杂的外延层110。在外延层110之上沉积氧化物层142，例如二氧化硅或任何其它适当的栅极氧化物层。可使用沉积的氧化物，后续接着密化沉积的氧化物142使得其更稳固的热氧化来形成此栅极氧化物层142。如图5B中所展示，接着在栅极氧化物142上沉积厚绝缘氧化物层145(例如，金属间介电层)。可如图5B中所展示图案化厚绝缘层145，且可通过熟知扩散技术在外延层110中形成P掺杂的基极区120。如图5C中所展示，接着再次通过厚氧化物层145覆盖P基极区，且在厚氧化物层145内形成窄沟槽510。如图
中所展示，可接着在所述层之上沉积多晶硅层，且可通过适当遮蔽及蚀刻技术图案化多晶硅层以形成具有倒U形的栅极结构。此栅极结构150可接着用作遮罩以切出金属层131的连接左源极区130、135与右源极区130、135的金属连接通孔。因此，单元结构可自对准。此外，图5E展示在已沉积接触源极的金属层131及接触漏极区115的背面金属层105之后的单元。根据一实施例，还可在一个单一步骤中执行图案化栅极绝缘结构140以形成栅极结构150的步骤。因此，不需要额外工艺步骤。然而，根据其它实施例，例如，在提供图4A中所展示的沟槽栅极结构时或在部分地移除桥接区域156以在单元结构区域的外部连接栅极152与栅极154的情况下，可使用一个以上步骤。所述单元结构可为如图1至3中所展示的条带结构。然而，根据其它实施例，可使用正方形单元、六边形形状或可应用各种实施例的原理的任何其它合适的单元形状。所述单元结构或多个单元可用以在集成电路内或在离散晶体管装置中形成功率DM0S-FET。此集成电路可提供用于切换模式电力供应器中的控制电路。因此，外部功率晶体管可为不必要的。
此外，示范性实施例展示具有适当传导类型的不同区的P通道装置。所属领域的技术人员应了解，本申请案的实施例不限于P通道装置，而也可应用于N通道装置。
权利要求
1.一种具有单元结构的垂直扩散金属氧化物半导体DMOS场效晶体管FET，其包括: 具有第一传导类型的衬底，其形成漏极区； 在所述衬底上的具有所述第一传导类型的外延层； 在所述外延层内的具有第二传导类型的第一基极区及第二基极区，所述基极区间隔开预定义距离； 具有第一传导类型的第一源极区及第二源极区，其分别布置于所述第一基极区及所述第二基极区中，其中所述第一基极区及所述第二基极区可操作以在所述源极区与所述外延层之间形成第一横向通道及第二横向通道； 栅极结构，其通过绝缘层而与所述外延层绝缘且布置于所述第一基极区与所述第二基极区之间的区上方，且其中所述栅极结构包括第一栅极区及第二栅极区，每一栅极区仅覆盖分别在所述第一基极区及所述第二基极区内的所述第一通道及所述第二通道。
2.根据权利要求1所述的垂直DM0S-FET，其中所述绝缘层包括栅极氧化物层，在所述栅极氧化物层之上沉积及图案化厚氧化物层。
3.根据权利要求2所述的垂直DM0S-FET，其中所述厚氧化物层经图案化以在所述第一源极区与所述第二源极区之间形成台座。
4.根据权利要求1所述的垂直DM0S-FET，其进一步包括在所述第一基极区与所述第二基极区之间的具有所述第二传导类型的轻微掺杂区域，所述轻微掺杂区域从表面延伸至所述外延层中。
5.根据权利要求1所述的垂直DM0S-FET，其进一步包括在所述第一基极区与所述第二基极区之间的沉降区，所述沉降区从所述表面延伸至所述外延层中。
6.根据权利要求1所述的垂直DM0S-FET，其进一步包括源极金属层，所述源极金属层连接所述第一源极区及所述第二源极区与所述第一基极区及所述第二基极区。
7.根据权利要求1所述的垂直DM0S-FET，其进一步包括具有所述第二传导类型的第一扩散区域及第二扩散区域，所述第一扩散区域及所述第二扩散区域分别围绕所述第一基极区及所述第二基极区。
8.根据权利要求1所述的垂直DM0S-FET，其中所述栅极结构包括桥接区段，所述桥接区段连接所述第一栅极与所述第二栅极且相比于所述第一栅极及所述第二栅极与所述外延层间隔开更远。
9.根据权利要求8所述的垂直DM0S-FET，其中所述桥接区域布置于所述单元结构的外部。
10.根据权利要求1所述的垂直DM0S-FET，其中所述第一栅极与所述第二栅极是通过导线接合来连接。
11.根据权利要求1所述的垂直DM0S-FET，其进一步包括在所述衬底的背面上的漏极金属层。
12.根据权利要求1所述的垂直DM0S-FET，其中所述单元结构或多个单元结构形成于集成电路装置中。
13.根据权利要求12所述的垂直DM0S-FET，其中所述集成电路装置提供对切换模式电力供应器的控制功能。
14.根据权利要求1所述的垂直DM0S-FET，其中所述第一传导类型为P型，且所述第二传导类型为N型。
15.根据权利要求1所述的垂直DMOS-FET，其中所述第一传导类型为N型，且所述第二传导类型为P型。
16.一种用于制造垂直扩散金属氧化物半导体DMOS场效晶体管FET的单元结构的方法，其包括: 在布置于具有第一传导类型的衬底上的具有第一传导类型的外延层中的具有第二传导类型的第一基极区及第二基极区内形成包括具有第一传导类型的第一源极区及第二源极区的单元结构，其中所述第一基极区与所述第二基极区间隔开预定义距离，且其中所述第一基极区及所述第二基极区可操作以在所述源极区与所述外延层之间形成第一横向通道及第二横向通道； 在所述第一基极区与所述第二基极区之间所述外延层之上形成具有台座的栅极绝缘层； 在所述台座的侧壁上形成覆盖所述第一通道及所述第二通道的第一栅极及第二栅极。
17.根据权利要求16所述的方法，其中所述形成栅极绝缘层的步骤包括: 沉积薄栅极氧化物层， 在所述薄栅极氧化物层之上沉积厚氧化物层，以及 蚀刻所述厚氧化物层以形成所述台座。
18.根据权利要求16所述的方法，其进一步包括在所述第一基极区与所述第二基极区之间形成从所述外延层的 表面延伸至所述外延层中的轻微掺杂区。
19.根据权利要求16所述的方法，其中所述形成所述第一栅极及所述第二栅极的步骤提供栅极结构的连接所述第一栅极与所述第二栅极的桥接区域。
20.根据权利要求19所述的方法，其中所述桥接区域位于所述单元结构的外部。
21.根据权利要求16所述的方法，其进一步包括通过金属层来连接所述第一栅极与所述第二栅极。
22.根据权利要求16所述的方法，其进一步包括通过导线接合来连接所述第一栅极与所述第二栅极。
23.根据权利要求16所述的方法，其进一步包括在所述第一基极区与所述第二基极区之间的中心区域中形成从所述外延层的所述表面延伸至所述衬底的沉降结构。
全文摘要
一种垂直扩散金属氧化物半导体DMOS场效晶体管FET包括具有第一传导类型的衬底(115)，其形成漏极区；在所述衬底上的具有所述第一传导类型的外延层(110)；在所述外延层内的具有所述第二传导类型的第一基极区(120)及第二基极区(125)，所述基极区间隔开预定义距离；具有第一传导类型的第一源极区及第二源极区(130)，其分别布置于所述第一基极区及所述第二基极区中，其中所述第一基极区及所述第二基极区可操作以在所述源极区与所述外延层之间形成第一横向通道及第二横向通道；栅极结构(150)，其通过绝缘结构(140)而与所述外延层绝缘且布置于所述第一基极区与所述第二基极区之间的区上方，且其中所述栅极结构包括第一栅极区(152)及第二栅极区(154)，每一栅极区仅覆盖分别在所述第一基极区及所述第二基极区内的所述第一通道及所述第二通道。所述栅极结构可包括安置于所述绝缘结构的厚层(145)上且将所述第一栅极区域与所述第二栅极区互连的桥接区(156)。
文档编号H01L29/08GK103229300SQ201180056470
公开日2013年7月31日 申请日期2011年11月21日 优先权日2010年11月23日
发明者罗恩·S·布雷思韦特, 兰迪·L·亚克 申请人:密克罗奇普技术公司