专利名称：一种提高静态随机存储器读出冗余度的方法
技术领域：
本发明涉及半导体制备技术领域，尤其涉及一种提高静态随机存储器读出冗余度的方法。
背景技术：
静态随机存储器(SRAM)作为半导体存储器中的ー类重要产品，在计算机、通信、多媒体等高速数据交换系统中得到了广泛的应用。图I所示的是ー个90纳米以下的通常的SRAM単元的版图结构，包括有源区、多晶硅栅、和接触孔这三个层次，图中区域I所标示出来的为控制管(Pass Gate),该器件为ー NMOS器件，区域2所标示出来的为下拉管(PullDown M0S)，该器件同样为ー NMOS器件，区域3所标示出来的为上拉管(Pull Up M0S)，该器件为ー PMOS器件。
读出冗余度是衡量SRAM单元读出性能的ー个重要參数，图2是ー个SRAM器件在读取时的工作示意图，图中4为控制管，5为下拉管，6为上拉管，假设节点7存储数据为高电位(即存储数据为“1”)，而相应的，节点8存储数据为低电位(即存储数据为“0”)，在读取动作前，位线9和位线10会被预充电到高电位，读取动作开始时，字线11打开，由于节点7存储的数据为高电位，所以位线9上的电压保持不变，而由于节点8存储的数据为低电位，位线10上的电压会被向下拉，通过感知位线9和位线10上的电压差来完成SRAM单元的读动作。在读出过程中有一个必须保证的条件，就是不能改变SRAM単元中原先存储的数据。当字线11打开后，位线10上的电压被下拉的同时，节点8的电位也会同时被拉升到ー个中间电位，即不再保持“0”，中间电位的大小是由下拉管和控制管的比例所決定的，即可理解为下拉管和控制管的等效电阻的比例所決定的。为了不改变SRAM単元中原先存储的数据，节点8的中间电位被要求必须小于一定数值，即下拉管和控制管的等效电阻的比例必须小于一定值。这就是SRAM读出动作时读出冗余度的要求，增大控制管的等效电阻，可以降低节点8的中间电位，从而增加SRAM単元的读出冗余度。随着工艺代的进步，特别是在65纳米以下エ艺代中，在PMOS器件制备エ艺过程中，在源漏注入エ艺前，会对PMOS器件进行锗注入，这ー方面可以实现源漏的非晶化，以形成超浅结，另一方面在后续的退火エ艺中，可以在源漏形成错娃晶格结构，最终在PMOS器件沟道中产生压应力，以提高PMOS器件的空穴载流子迁移率，从而提高PMOS器件的性能。但沟道中的压应カ会降低电子的迁移率，所以对于NMOS器件，一般不采用该方法。图3为通常エ艺中NMOS器件、PMOS器件以及控制管在进行源漏锗注入エ艺时的示意图，其中普通NMOS器件5和控制管4被光刻胶O覆盖，只会对PMOS器件6进行源漏锗注入，经过后续的退火エ艺，PMOS器件6源漏两端会形成锗硅晶格结构，从而形成PMOS器件6沟道内的压应力，该压应力有助于提高PMOS器件的空穴迁移率。由于NMOS器件5和控制管4均未进行源漏锗注入，所以不会由此产生在沟道内的压应力，电子迁移率不会因此而降低
发明内容
针对上述存在的问题，本发明的目的是提供一种提高静态随机存储器读出冗余度的方法，使得控制管在沟道方向上产生压应力，降低了控制管器件的载流子迁移率，増大了控制管的等效电阻，提高了随机存储器读出冗余度。本发明的目的是通过下述技术方案实现的
一种提高静态随机存储器读出冗余度的方法，其中，包括下列步骤
提供静态随机存储器衬底，所述衬底上包括依次相邻的第一 NMOS区域、PMOS区域和第ニ NMOS区域，所述第一 NMOS区域用于制备下拉管，所述PMOS区域用于制备上拉管，所述第ニ NMOS区域用于制备控制管；
在所述第一 NMOS区域、所述PMOS区域和所述第二 NMOS区域之间形成浅槽隔离区；
在对所述PMOS区域进行源漏锗注入エ艺过程中，使得光刻版同时打开所述第二 NMOS区域，同时对所述第二 NMOS区域实施锗注入； 进行快速退火エ艺，所述第二 NMOS区域两端形成锗硅晶格结构。在本发明的一个优选实施例中，在完成所述PMOS区域或者所述第一 NMOS区域或者所述第二 NMOS区域的制作过程中包括在硅薄膜上沉积栅极材料，刻蚀形成栅极并制作侧墙。在本发明的一个优选实施例中，所述沉积方法采用化学气相法。在本发明的一个优选实施例中，所述刻蚀采用干法刻蚀。在本发明的一个优选实施例中，所述硅薄膜为氮化硅或者氧化硅。 在本发明的一个优选实施例中，所述衬底为娃衬底。与已有技术相比，本发明的有益效果在于
1、不增加现有エ艺步骤；
2、通过逻辑运算(LogicOperation),在PMOS源漏锗注入エ艺过程中，使得光刻版同时打开控制管，在对PMOS器件进行源漏锗注入吋，同时对控制管实施锗注入。经过之后的退火エ艺，控制管两端也会形成锗硅晶格结构，从而在控制管沟道内形成压应力，降低了控制管器件的载流子迁移率，増大了控制管的等效电阻；
3、在读取过程中，降低了节点8的电位，从而提高了随机存储器的读出冗余度。
图I是现有技术中SRAM版图不意 图2是现有技术中SRAM电路结构示意图。图3是现有技术中源漏锗注入示意 图4本发明ー种提高静态随机存储器读出冗余度的方法中源漏锗注入示意图。
具体实施例方式下面结合原理图和具体操作实施例对本发明作进ー步说明。如图4所示，本发明提高静态随机存储器读出冗余度的方法，其特征在于，包括下列步骤
提供静态随机存储器衬底，衬底上包括依次相邻的第一 NMOS区域5、PMOS区域6和第ニ NMOS区域4，第一 NMOS区域5用于制备下拉管，PMOS区域6用于制备上拉管，第二 NMOS区域4用于制备控制管；
在第一 NMOS区域5、PMOS区域6和第二 NMOS区域4之间形成浅槽隔离区；
在对PMOS区域6进行源漏锗注入エ艺过程中，使得光刻版O同时打开第二 NMOS区域4，同时对第二 NMOS区域4实施锗注入；
进行快速退火エ艺，第二 NMOS区域4两端形成锗硅晶格结构。优选地，在完成PMOS区域6或者第一 NMOS区域5或者第二 NMOS区域4的制作过程中包括在硅薄膜上沉积栅极材料，刻蚀形成栅极并制作侧墙。优选地，沉积方法采用化学气相法，刻蚀采用干法刻蚀。进ー步地，硅薄膜为氮化硅或者氧化硅，衬底为硅衬底。
综上,本发明通过逻辑运算(Logic Operation),在PMOS源漏锗注入エ艺过程中，使得光刻版同时打开控制管，在对PMOS器件进行源漏锗注入时，同时对控制管实施锗注入。经过之后的退火エ艺，控制管两端也会形成锗硅晶格结构，从而在控制管沟道内形成压应力，降低了控制管器件的载流子迁移率，増大了控制管的等效电阻。以上对本发明的具体实施例进行了详细描述，但本发明并不限制于以上描述的具体实施例，其只是作为范例。对于本领域技术人员而言，任何等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作出的均等变换和修改，都应涵盖在本发明的范围内。
权利要求
1.一种提高静态随机存储器读出冗余度的方法，其特征在于，包括下列步骤 提供静态随机存储器衬底，所述衬底上包括依次相邻的第一 NMOS区域、PMOS区域和第ニ NMOS区域，所述第一 NMOS区域用于制备下拉管，所述PMOS区域用于制备上拉管，所述第ニ NMOS区域用于制备控制管； 在所述第一 NMOS区域、所述PMOS区域和所述第二 NMOS区域之间形成浅槽隔离区； 在对所述PMOS区域进行源漏锗注入エ艺过程中，使得光刻版同时打开所述第二 NMOS区域，同时对所述第二 NMOS区域实施锗注入； 进行快速退火エ艺，所述第二 NMOS区域两端形成锗硅晶格结构。
2.如权利要求I所述的提高静态随机存储器读出冗余度的方法，其特征在于，在完成所述PMOS区域或者所述第一 NMOS区域或者所述第二 NMOS区域的制作过程中包括在硅薄膜上沉积栅极材料，刻蚀形成栅极并制作侧墙。
3.如权利要求2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述沉积方法采用化学气相法。
4.如权利要求2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述刻蚀采用干法刻蚀。
5.如权利要求2所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述硅薄膜为氮化硅或者氧化硅。
6.如权利要求I所述的提高静态随机存储器读出冗余度的方法，其特征在于，所述衬底为硅衬底。
全文摘要
本发明公开了一种提高静态随机存储器读出冗余度的方法，包括下列步骤提供静态随机存储器衬底，衬底上包括依次相邻的第一NMOS区域、PMOS区域和第二NMOS区域，第一NMOS区域用于制备下拉管，PMOS区域用于制备上拉管，第二NMOS区域用于制备控制管；在第一NMOS区域、PMOS区域和第二NMOS区域之间形成浅槽隔离区；在对PMOS区域进行源漏锗注入工艺过程中，使得光刻版同时打开所述第二NMOS区域，同时对所述第二NMOS区域实施锗注入；进行快速退火工艺，所述第二NMOS区域两端形成锗硅晶格结构。本发明降低了控制管器件的载流子迁移率，增大了控制管的等效电阻。
文档编号H01L21/8244GK102693944SQ20121014338
公开日2012年9月26日 申请日期2012年5月10日 优先权日2012年5月10日
发明者俞柳江 申请人:上海华力微电子有限公司