纳米线场效应晶体管及其形成方法与流程

本发明涉及半导体制作领域，特别涉及一种纳米线场效应晶体管及其形成方法。

背景技术：

集成电路已经从单一的芯片上集成数十个器件发展为集成数百万器件。传统的集成电路的性能和复杂性已经远远超过了最初的想象。为了实现在复杂性和电路密度(在一定芯片面积上所能容纳的器件的数量)方面的提高，器件的特征尺寸，也称为“几何尺寸(geometry)”，随着每一代的集成电路已经越变越小。提高集成电路密度不仅可以提高集成电路的复杂性和性能，而且对于消费者来说也能降低消费。基于对集成电路芯片高密度、高速度、低功耗的需求，集成电路越来越向高密度、高速度、低功耗方向发展。

当集成电路中的场效应晶体管的特征尺寸减小到32nm以下时，传统的场效应晶体管的形成方法已不适应，提出了纳米线场效应晶体管。其中纳米线场效应晶体管是指沟道长度为纳米(nm)数量级的场效应晶体管，实际上，也就是沟道的长度短到与沟道的厚度可相比拟时的场效应晶体管。纳米线场效应晶体管形成有高的电流开关比，同时受短沟道效应和漏致势垒降低效应影响较小。

随着纳米技术的发展，在纳米材料中引入了超晶格材料，其中，超晶格是由两种或多种不同掺杂、不同组分的半导体超薄层交替叠合生长在基底上，并且在其外延方向上形成附加一维周期的人造结构。随着超晶格材料在纳米器件中应用的不断深入，目前在一维纳米材料纳米线中引入了超晶格结构，以扩充纳米线的功能。

现有技术中，形成超晶格纳米线场效应晶体管的方法包括：提供半导体衬底；在半导体衬底上形成交叠堆叠的单晶锗硅层和单晶硅层的堆叠结构，堆叠结构中单晶锗硅层和单晶硅层均至少为一层；刻蚀去除所述堆叠结构中的部分单晶锗硅层和单晶硅层，形成纳米线；刻蚀去除纳米线底部的单晶硅 锗层，形成凹槽，所述纳米线悬置于所述凹槽上方；进行退火工艺，使得形成的纳米线呈圆柱；在纳米线表面上形成栅介质层，在栅介质层上形成栅电极，所述栅电极包围所述纳米线。

现有技术形成的纳米线场效应晶体管的性能仍有待提升。

技术实现要素：

本发明解决的问题是怎样提高形成的纳米线场效应晶体管的性能。

为解决上述问题，本发明提供一种纳米线场效应晶体管的形成方法，，包括：

提供半导体衬底，所述半导体衬底上形成有若干悬空的纳米线；

形成包围所述纳米线伪栅极结构；

形成覆盖所述半导体衬底和伪栅极结构的介质层，所述介质层的表面与伪栅极结构的表面齐平；

去除所述伪栅极结构，形成暴露出纳米线表面的凹槽；

回刻蚀去除位于凹槽内的部分厚度的纳米线；

在所述去除部分厚度后的纳米线表面上外延生长形成半导体沟道层；

在所述半导体沟道层的表面上形成高K栅介质层；

在所述高K栅介质层上形成金属栅电极，所述金属栅电极包围纳米线。

可选的，所述纳米线的材料为SiGe、SiC、Ge、GeSn或Ⅲ-Ⅴ化合物。

可选的，所述去除部分厚度的纳米线采用各向同性的干法刻蚀工艺。

可选的，所述各向同性的干法刻蚀工艺采用的刻蚀气体为HCl和CF₄，所述HCl的流量为5slm～500slm，CF₄的流量为5slm～500slm，腔室压力为5torr～500torr，腔室温度为25～1000摄氏度。

可选的，所述纳米线被去除的厚度为1～20nm。

可选的，所述半导体沟道层的材料为Si、SiB、SiGe、SiC、Ge、GeSn、SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物。

可选的，其特征在于，所述半导体沟道层的形成工艺为选择性外延工艺。

可选的，所述半导体沟道层的材料为SiGe，选择性外延工艺采用的源气体为SiH₄和GeH₄，SiH₄的流量为5sccm～500sccm，GeH₄的流量5sccm～500sccm，选择性气体为HCl，HCl流量为10～500slm，腔室压力为5～50torr，腔室温度为500～1000摄氏度，反应时间为30～3000S。

可选的，所述半导体沟道层的厚度等于纳米线被回刻蚀去除的厚度。

可选的，所述半导体沟道层的厚度为1～20nm。

可选的，在形成伪栅极结构后，还包括：在所述伪栅极结构的侧壁表面形成侧墙。

可选的，还包括：在伪栅极结构两侧的半导体衬底上形成源区和漏区，所述源区和漏区分别与纳米线的两端相连。

可选的，所述伪栅极结构的材料与纳米线的材料不相同。

可选的，所述伪栅极结构的材料为多晶硅、无定形硅或无形碳。

本发明还提供了一种纳米线场效应晶体管，包括：

半导体衬底，所述半导体衬底上形成有若干悬空的纳米线；

位于纳米线表面的半导体沟道层；

在所述半导体沟道层的表面上的高K栅介质层；

位于高K栅介质层上的金属栅电极，所述金属栅电极包围纳米线。

可选的，所述半导体沟道层的材料为Si、SiB、SiGe、SiC、Ge、GeSn、SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物。

可选的，所述半导体沟道层的厚度为1～20nm。

可选的，还包括：位于栅电极两侧的侧墙；位于侧墙两侧与纳米线连接源区和漏区。

与现有技术相比，本发明的技术方案具有以下优点：

在去除所述伪栅极结构，形成暴露出纳米线表面的凹槽后，回刻蚀去除 位于凹槽内的部分厚度的纳米线；在所述去除部分厚度后的纳米线表面上外延生长形成半导体沟道层；在所述半导体沟道层的表面上形成栅介质层；在所述栅介质层上形成栅电极，所述栅电极包围纳米线。所述半导体沟道层形成工艺为外延工艺，因而形成的半导体外延层的厚度会比较均匀，即不同粗细位置的纳米线表面的半导体外延层的厚度是均匀的，半导体沟道层作为导电沟道时，减小了阈值电压的波动，提高了器件的稳定性。

另外，通过回刻蚀去除部分厚度(形成内凹的环绕剩余的纳米线一周的开口)，为形成半导体沟道层提供空间，采用外延工艺形成半导体沟道层时，开口的底部和两侧侧壁均为半导体材料，使得开口边缘和中间的生长速率保持一致或相差较小，从而提高半导体沟道层的厚度均匀性，并且，在回刻蚀后的纳米线表面形成的半导体沟道层，使得半导体沟道层的两端与回刻蚀后的纳米线的两侧侧壁表面接触，半导体沟道层作为沟道时能够电学连接纳米线场效应晶体管的源区和漏区。

进一步，所述各向同性的干法刻蚀工艺采用的刻蚀气体为HCl和CF₄，所述HCl的流量为5slm～500slm，CF₄的流量为5slm～500slm，腔室压力为5torr～500torr，腔室温度为25～1000摄氏度，使得不同位置被去除的纳米线的厚度保持一致或者使得形成的开口的深度保持一致，便于后续形成厚度均匀的半导体沟道层。

进一步，选择性外延工艺采用的源气体为SiH₄和GeH₄，SiH₄的流量为5sccm～500sccm，GeH₄的流量5sccm～500sccm，选择性气体为HCl，HCl流量为10～500slm，腔室压力为5～50torr，腔室温度为500～1000摄氏度，反应时间为30～3000S，提高了形成的半导体沟道层209的厚度均匀性。

本发明的纳米线场效应晶体管阈值电压的波动较小，器件的稳定性提高。

附图说明

图1～图2是本发明一实施例中纳米线的结构示意图；

图3～图11为本发明另一实施例纳米线场效应晶体管的形成过程的剖面结构示意图。

具体实施方式

现有技术形成的纳米线场效应晶体管的性能仍有待提升，比如现有技术形成的纳米场效应晶体管的阈值电压的波动较大。

研究发现，纳米场效应晶体管的阈值电压的波动较大的原因为：在纳米场效应晶体管的形成过程中，通过刻蚀去除所述堆叠结构中的部分单晶锗硅层和单晶硅层，形成纳米线，然后采用各向同性的刻蚀工艺刻蚀去除纳米线底部的单晶硅锗层，形成凹槽，所述纳米线悬置于所述凹槽上方，由于刻蚀工艺的限制，形成的纳米线不同位置的粗细时不相同的，具体请参考图1，从图1中可以看出，半导体衬底101上形成的纳米线102有些地方的直径会较大，而有些地方的直径则较小，请参考图2，在纳米线102表面形成包围纳米线102的栅介质层(图中未示出)和栅电极层103后，纳米场效应晶体管工作时，使得不同粗细位置对应的阈值电压是不同的，因而阈值电压的波动会较大。

为此，本发明提供了一种纳米线场效应晶体管的形成方法，在去除所述伪栅极结构，形成暴露出纳米线表面的凹槽后，回刻蚀去除位于凹槽内的部分厚度的纳米线；在所述去除部分厚度后的纳米线表面上外延生长形成半导体沟道层；在所述半导体沟道层的表面上形成栅介质层；在所述栅介质层上形成栅电极，所述栅电极包围纳米线。所述半导体沟道层形成工艺为外延工艺，因而形成的半导体外延层的厚度会比较均匀，即不同粗细位置的纳米线表面的半导体外延层的厚度是均匀的，半导体沟道层作为导电沟道时，减小了阈值电压的波动，提高了器件的稳定性。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。

图3～图11为本发明实施例纳米线场效应晶体管的形成过程的剖面结构示意图。

请参考图3，提供半导体衬底200，所述半导体衬底200上形成有若干悬 空的纳米线201。

所述半导体衬底200作为后续工艺的载体，所述半导体衬底200的材料为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。

所述半导体衬底200上形成纳米线201的层数为1层或多层(≥2层)，每一层纳米线中的纳米线201的数量为1个或多个(≥2个)。

本实施例中，以半导体衬底200上形成有一层纳米线201作为示例。

在一实施例中，所述纳米线201的形成过程为：在所述半导体衬底200上形成第一半导体层，在所述第一半导体层上形成第二半导体层，所述第一半导体层的材料与第二半导体层的材料不相同，所述第一半导体层作为牺牲层，用于形成凹槽，所述第二半导体层用于形成纳米线；在所述第二半导体层上形成图形化的掩膜层，在一具体的实施例中，所述图形化的掩膜层的形状呈“工”字形，包括位于中间的第一掩膜图形、位于第一掩膜图形两端与第一掩膜图形连接的第二掩膜图形和第三掩膜图形，所述第一掩膜图形的宽度与待形成的纳米线的宽度对应，第一掩膜图形的宽度小于第二掩模图形和第三掩膜图形的宽度；以所述图形化的掩膜层为掩膜，刻蚀去除部分第二半导体层和第一半导体层，形成纳米线；采用各向同性的刻蚀工艺去除纳米线底部的第一半导体层，形成凹槽，使得纳米线201悬空。

所述第二半导体层的材料为Si、SiGe、SiC、Ge、GeSn或Ⅲ-Ⅴ化合物，或者其他合适的半导体材料；所述第一半导体层的材料为Si、SiGe、SiC、Ge或Ⅲ-Ⅴ化合物，或者其他合适的材料。本实施例中，所述第一半导体层的材料为SiGe，所述第二半导体层的材料为Si。

在一实施例中，纳米线201两端剩余的第一半导体层和第二半导体层可以作为纳米场效应晶体管的源区和漏区；在另一实施例中，源区和漏区也可以在后续形成伪栅极结构和侧墙后，通过外延工艺形成。

在其他实施例中，所述半导体衬底200上形成的纳米线201的层数为多层(≥2层)，以3层作为示例，包括位于半导体衬底200上的悬空的第一层 纳米线、第一层纳米线上悬空的第二层纳米线、位于第二层纳米线上悬空的第三层纳米线。

在一实施例中，多层纳米线的形成过程为：在所述半导体衬底200上形成多层交替堆叠的第一半导体层和第二半导体层的堆叠结构，以形成三层纳米线作为示例，所述堆叠结构包括位于半导体衬底上的第一层第一半导体层、位于第一层第一半导体层上的第一层第二半导体层、位于第一层第二半导体层上的第二层第一半导体层、位于第二层第一半导体层上的第二层第二半导体层、位于第二层第二半导体层上的第三层第一半导体层、位于第三层第一半导体层上的第三层第二半导体层；在所述堆叠结构表面上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述堆叠结构，形成多层纳米线；采用各向同性的刻蚀工艺去除多层纳米线之间的第一半导体层，形成凹槽，使得多层纳米线悬空。

在形成纳米线201后，还包括：对形成的纳米线201进行退火，使得形成的纳米线呈圆柱形或类圆柱形。

需要说明的是，由于刻蚀工艺的限制，最终形成的纳米线201的不同位置的粗细是不相同的。

参考图4，形成包围所述纳米线201伪栅极结构202。

所述伪栅极结构202作为形成金属栅极时的牺牲层。

所述伪栅极结构202的材料与纳米线201的材料不相同，在后续去除伪栅极结构202时使得纳米线被过刻蚀的量较少。所述伪栅极结构202的材料为多晶硅、无定形硅、无定形碳等。本实施例中，所述伪栅极结构202的材料为多晶硅。

所述伪栅极结构202的形成过程为：形成覆盖所述半导体衬底200和纳米线201的伪栅极材料层；在所述伪栅极材料层上形成图形化的硬掩膜层，比如氮化硅层；以所述图形化的硬掩膜层为掩膜，刻蚀去除部分所述伪栅极材料层，形成伪栅极结构202，所述伪栅极结构202包围所述纳米线201并填充纳米线底部的凹槽。

为了方便说明，本实施中形成的纳米线201包括第一区域、和位于第一 区域两端的第二区域和第三区域，第一区域对应形成纳米场效应晶体管的沟道区，第二区域和第三区域对应形成纳米场效应晶体管的源区和漏区。本实施中，所述形成的伪栅极结构202包围纳米线201的第一区域。

在形成伪栅极结构202，还包括：在所述伪栅极结构202的侧壁表面上形成侧墙203。

所述侧墙203材料为氮化硅、氧化硅或其他合适的材料。

在形成侧墙203后，还包括：在侧墙203两侧的半导体衬底200上形成纳米场效应晶体管的源区204和漏区205。

本实施例中，所述形成的源区204和漏区205包围纳米线201的第二区域和第三区域。所述源区204和漏区205的形成工艺为选择性外延，所述源区204和漏区205的材料为硅、硅锗或碳化硅，或者还可以为其他合适的半导体材料。

采用外延工艺形成源区204和漏区205时，可以进行原位掺杂，使形成的源区204和漏区205中掺杂杂质离子，根据形成的纳米场效应晶体管的不同类型，掺杂不同类型的杂质离子，具体的，当形成N型的纳米场效应晶体管时，原位掺杂的杂质离子为N型的杂质离子，N型的杂质离子磷离子、砷离子或锑离子中的一种或几种，当形成P型的纳米场效应晶体管时，原位掺杂的杂质离子为P型的杂质离子，P型的杂质离子硼离子、镓离子或铟离子中的一种或几种。在其他的实施例中，也可以通过离子注入工艺对源区和漏区进行掺杂。

在其他实施例中，在形成源区和漏区之前，可以以伪栅极结构202和侧墙203为掩膜，刻蚀去除伪栅极结构202和侧墙203两侧的纳米线；然后，采用外延工艺在所述半导体衬底200上形成与伪栅极结构202包围的纳米线两端连接的源区和漏区。

参考图6，形成覆盖所述半导体衬底200和伪栅极结构202的介质层207，所述介质层207的表面与伪栅极结构202的表面齐平。

本实施例中，所述介质层207还覆盖源区204和漏区205。

所述介质层207的材料为氧化硅、氟硅玻璃、硼硅玻璃或磷硅玻璃，或者也可以为其他合适的介质材料。

参考图7，去除所述伪栅极结构202(参考图6)，形成暴露出纳米线201表面的凹槽208。

去除所述伪栅极结构202采用的工艺为湿法刻蚀、干法刻蚀工艺或者两者相结合的工艺。

本实施例中，去除所述伪栅极结构202采用湿法刻蚀工艺，所述湿法刻蚀工艺采用的刻蚀溶液为TMAH(即(CH₃)₄NOH，四甲基氢氧化氨)或NH₃.H₂O。在一实施例中，所述TMAH或NH₃.H₂O的质量百分比为1％-5％。

参考图8，回刻蚀去除位于凹槽208内的部分厚度的纳米线，形成内凹的环绕剩余的纳米线201一周的开口。

所述去除部分厚度的纳米线采用各向同性的干法刻蚀工艺。

在一实施例中，所述各向同性的干法刻蚀工艺采用的刻蚀气体为HCl和CF₄，所述HCl的流量为5slm～500slm，CF₄的流量为5slm～500slm，腔室压力为5torr～500torr，腔室温度为25～1000摄氏度，使得不同位置被去除的纳米线的厚度保持一致或者使得形成的开口的深度保持一致，便于后续形成厚度均匀的半导体沟道层。

本实施中，所述纳米线被去除的厚度为1～20nm。

回刻蚀去除部分厚度的纳米线的目的是，为后续形成半导体沟道层提供空间，开口的底部和两侧侧壁均为半导体材料，后续采用外延工艺形成半导体沟道层时，使得开口边缘和中间的生长速率保持一致或相差较小，从而提高半导体沟道层的厚度均匀性，并且，后续在回刻蚀后的纳米线表面形成的半导体沟道层，使得半导体沟道层的两端与回刻蚀后的纳米线的两侧侧壁表面接触，半导体沟道层作为沟道时能够电学连接纳米线场效应晶体管的源区和漏区。

参考图9，在所述去除部分厚度后的纳米线201表面上外延生长形成半导体沟道层209。

所述半导体沟道层209中在纳米场效应晶体管工作时形成导电沟道。

所述半导体沟道层209的材料为Si、SiB、SiGe、SiC、Ge、GeSn、SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物(比如AsGa或AsIn等)。本实施例中，所述半导体材料层209的材料为SiGe。

所述半导体沟道层209形成工艺为外延工艺，因而形成的半导体外延层209的厚度会比较均匀，即不同粗细位置的纳米线表面的半导体外延层209的厚度是均匀的，半导体沟道层209作为导电沟道时，减小了阈值电压的波动，提高了器件的稳定性。

形成所述半导体沟道层的外延工艺为选择性外延工艺，以使得半导体外延层选择性的形成在所述回刻蚀后的纳米线表面，并填充开口。

所述形成的半导体沟道层209的厚度等于纳米线被回刻蚀去除的厚度。在一实施例中，所述半导体沟道层的厚度为1～20nm。

在一实施例中，选择性外延工艺采用的源气体为SiH₄和GeH₄，SiH₄的流量为5sccm～500sccm，GeH₄的流量5sccm～500sccm，选择性气体为HCl，HCl流量为10～500slm，腔室压力为5～50torr，腔室温度为500～1000摄氏度，反应时间为30～3000S，提高了开口内形成的半导体沟道层209的厚度均匀性。

参考图10，在所述半导体沟道层209的表面上形成高K栅介质层210。

所述高K栅介质层210的材料为HfO₂、Al₂O₃、ZrO₂、HfSiO、HfSiON、HfTaO和HfZrO中的一种或几种。

高K栅介质层210的形成工艺为原子层沉积工艺，在一实施例中，当所述所述高K栅介质层210的材料为HfO₂或ZrO₂时，所述原子层沉积工艺采用的反应气体为HfCl₄和H₂O(或者ZrCl₄和O₃)，沉积温度100～500摄氏度，沉积压力0.5～5托，以使高K栅介质层210均匀的覆盖所述悬空的半导体沟道层209的表面。

参考图10，在所述栅介质层210上形成金属栅电极211，所述金属栅电极211包围纳米线201。

所述金属栅电极211的材料为W、Al或Cu，金属栅电极211的材料也可 以为其他合适的金属材料或金属化合物材料。

所述金属栅电极211的形成过程为：在所述介质层207上形成金属电极材料层，所述栅电极材料层填充凹槽且包围高K栅介质层210，所述栅电极材料层的形成工艺可以为化学气相沉积、溅射或者其他合适的工艺；采用化学机械研磨工艺去除介质层表面的金属栅电极材料层，形成金属栅电极。

本发明实施例还提供了一种纳米线场效应晶体管，请参考图11，包括：

半导体衬底200，所述半导体衬底200上形成有若干悬空的纳米线201；

位于纳米线201表面的半导体沟道层210；

在所述半导体沟道层210的表面上的高K栅介质层210；

位于栅介质层210上的金属栅电极211，所述金属栅电极211包围纳米线210。

所述半导体沟道层210的材料为Si、SiB、SiGe、SiC、Ge、GeSn、SiC，SiP、SiGeB、SiCP或Ⅲ-Ⅴ化合物。

还包括：位于栅电极211两侧的侧墙；位于侧墙211两侧与纳米线连接源区204和漏区205。

所述纳米线201表面具有内凹的环绕纳米线201一周的开口，所述半导体沟道层210位于所述开口内，并填充满开口。

在一实施例中，所述半导体沟道层201的厚度为1～20nm。

需要说明的是，本实施例中，关于纳米线场效应晶体管其他限定或描述在此不再赘述，具体请参考前述纳米线场效应晶体管形成过程部分的限定或描述。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。