1.一种垂直存储器件，包括：
多个栅电极，分别在多个水平处，在垂直于基板的顶表面的垂直方向上彼此间隔开；
沟道，在所述基板上在所述垂直方向上延伸并穿过所述栅电极；
多个第一接触插塞，在所述垂直方向上延伸并分别接触所述多个栅电极；和
至少一个第二接触插塞，在所述多个栅电极当中的第一栅电极上，所述至少一个第二接触插塞在所述垂直方向上延伸。
2.如权利要求1所述的垂直存储器件，其中所述第二接触插塞的顶表面与所述第一接触插塞的顶表面共平面。
3.如权利要求1所述的垂直存储器件，其中所述第二接触插塞接触所述第一栅电极。
4.如权利要求1所述的垂直存储器件，其中所述第二接触插塞不接触所述第一栅电极，所述第二接触插塞的底表面高于所述第一栅电极的顶表面并低于所述多个栅电极中的在高于所述第一栅电极的水平且最靠近所述第一栅电极的水平的水平处的一个栅电极的底表面。
5.如权利要求1所述的垂直存储器件，其中每个所述栅电极在第一方向上延伸，该第一方向平行于所述基板的顶表面，
其中，在平面图中，所述第一接触插塞和所述第二接触插塞沿着所述第一方向彼此均匀间隔开。
6.一种垂直存储器件，包括：
多个栅电极，分别在多个水平处，在垂直于基板的顶表面的垂直方向上彼此间隔开，该基板包括存储器单元区和外围区，所述多个栅电极在所述基板的所述存储器单元区中；
沟道，在所述基板上在所述垂直方向上延伸并穿过所述栅电极；
多个第一接触插塞，在所述垂直方向上延伸并分别接触所述多个栅电极；以及
至少一个第三接触插塞，在所述存储器单元区中的所述基板上、邻近于所述多个栅电极中的处于最低的水平的一个栅电极，所述至少一个第三接触 插塞在垂直方向上延伸并具有与所述第一接触插塞的顶表面共平面的顶表面。
7.如权利要求6所述的垂直存储器件，其中每个所述栅电极在第一方向上延伸，该第一方向平行于所述基板的所述顶表面，
其中，在平面图中，所述第一接触插塞和所述第三接触插塞沿着所述第一方向彼此均匀间隔开。
8.如权利要求6所述的垂直存储器件，其中所述多个栅电极限定楼梯形状，该楼梯形状具有在平行于所述基板的顶表面的第一方向上的相应的长度，其中所述相应的长度从低的水平朝向高的水平减小。
其中所述第三接触插塞设置在所述基板的一部分上，所述基板的该部分在所述第一方向上邻近于所述多个栅电极中的处于最低水平的一个栅电极。
9.如权利要求6所述的垂直存储器件，还包括多个第一布线，所述多个第一布线分别接触所述多个第一接触插塞的顶表面，
其中电信号通过所述基板的所述外围区中的第二布线被施加到所述第一接触插塞。
10.如权利要求9所述的垂直存储器件，其中所述第三接触插塞的顶表面接触所述多个第一布线中的在所述多个第一接触插塞中的对应的一个第一接触插塞的顶表面上的一个第一布线，该对应的一个第一接触插塞接触所述多个栅电极中的处于最低水平的所述一个栅电极。
11.如权利要求9所述的垂直存储器件，其中所述第三接触插塞连接到不同于所述第一布线的第三布线。
12.如权利要求9所述的垂直存储器件，其中所述第三接触插塞没有连接到所述第一布线和/或其他布线。
13.如权利要求6所述的垂直存储器件，还包括：
至少一个第二接触插塞，在所述多个栅电极当中的第一栅电极上并在所述垂直方向上延伸，所述至少一个第二接触插塞具有与所述第一接触插塞的顶表面共平面的顶表面。
14.一种垂直存储器件，包括：
沟道，在所述基板上在垂直方向上延伸，该垂直方向垂直于所述基板的顶表面；
电荷存储结构，在所述沟道的外侧壁上；
多个栅电极，分别在多个水平处并在所述垂直方向上彼此间隔开，所述多个栅电极的每个在所述电荷存储结构上并在所述第一方向上延伸，所述多个栅电极限定楼梯形状，该楼梯形状在所述第一方向上的相应的长度从低的水平朝向高的水平减小；以及
多个接触插塞，每个接触插塞在所述垂直方向上延伸并接触所述多个栅电极中的对应一个栅电极的边缘部分，其中所述边缘部分没有被所述多个栅电极中的处于更高水平的栅电极交叠，
其中在所述垂直方向上顺序层叠的所述多个栅电极在所述第一方向上的相应的长度减少第一值，而第一栅电极在所述第一方向上的长度与所述多个栅电极中的最靠近所述第一栅电极并设置在所述第一栅电极之上的一个栅电极在所述第一方向上的长度之间的差具有第二值，该第二值大于所述第一值。
15.如权利要求14所述的垂直存储器件，其中所述第二值等于或大于所述第一值的两倍。
16.如权利要求14所述的垂直存储器件，还包括在所述第一栅电极上的在所述垂直方向上延伸的至少一个第二接触插塞。
17.如权利要求16所述的垂直存储器件，其中所述第一接触插塞和所述第二接触插塞沿着所述第一方向彼此均匀地间隔开。
18.如权利要求16所述的垂直存储器件，其中所述第二接触插塞的顶表面与所述第一接触插塞的顶表面共平面。
19.如权利要求14所述的垂直存储器件，其中所述多个栅电极包括多个第一栅电极。
20.如权利要求14所述的垂直存储器件，其中所述第一栅电极设置在所述多个栅电极当中的最低的水平处。
21.一种存储器件，包括:
多个导电栅电极，层叠在基板上，其中所述多个导电栅电极限定所述存储器件的选择线和字线；
沟道结构，在所述基板上并延伸穿过层叠的导电栅电极中的一些；和
多个导电接触插塞，平行于所述沟道结构朝向所述基板延伸并且延伸到所述导电栅电极上，
其中所述多个导电接触插塞中的第一导电接触插塞分别电接触所述多 个导电栅电极中的第一导电栅电极，并且
其中所述多个导电接触插塞中的第二导电接触插塞在所述多个导电栅电极中的第二导电栅电极上延伸，使得所述多个导电接触插塞中的至少一个第二导电接触插塞电接触所述多个导电栅电极中的所述第二导电栅电极。
22.如权利要求21所述的存储器件，其中所述多个导电接触插塞的与所述基板相反的表面是共平面的，其中所述多个导电接触插塞中的所述第一导电接触插塞朝向所述基板延伸不同的深度，其中所述多个导电接触插塞中的所述第二导电接触插塞朝向所述基板延伸相应的深度，该相应的深度不同于所述多个导电接触插塞中的所述第一导电接触插塞的所述不同的深度。
23.如权利要求22所述的存储器件，还包括：
第一布线，在所述多个导电接触插塞中的所述第一导电接触插塞的表面上平行地延伸并由此分别电联接到所述多个导电栅电极中的所述第一导电栅电极；和
第二布线，在所述多个导电接触插塞中的所述第二导电接触插塞的表面上，并通过所述多个导电接触插塞中的所述至少一个第二导电接触插塞电联接到所述多个导电栅电极中的所述第二导电栅电极，
其中所述第二布线在与所述第一布线不同的方向上延伸。
24.如权利要求22所述的存储器件，其中所述多个导电接触插塞中的所述第二导电接触插塞的所述相应的深度是相似的，使得所述多个导电接触插塞中的两个或多个所述第二导电接触插塞电接触所述多个导电栅电极中的所述第二导电栅电极。
25.如权利要求22所述的存储器件，其中所述多个导电接触插塞中的另一个第二导电接触插塞不电接触所述多个导电栅电极中的所述第二导电栅电极，和/或不电接触在其表面处的布线。