m?4μ m，相应的原因可参考LDNMOS晶体管的相关内容。
[0065]由于本实施例所提供的LDMOS晶体管具有位于体区210和漂移区220下方，以及包围体区210、漂移区220和导流区240的阻流区(由第一阻流分区250和第二阻流分区260构成)，其中，导流区240与体区210和漂移区220连接，并且导流区240的掺杂类型与漂移区220的掺杂类型相反，因此导流区240与漂移区220之间构成一个PN结，此PN结能够在漏区221加反向电压时起到抑制漏电流的作用，更重要的是，当漏区221加正向电压时，尽管此PN结被打开，但此PN结打开后，由于阻流区(特别是阻流区通过欧姆接触区261电连接控制电位时)能够阻挡漏电流进行半导体衬底200中，因此漏电流并不会流到半导体衬底200中，而是通过导流区240流回体区210中，并可以通过体区210中的基区212流走，从而保证LDMOS晶体管正常工作，提高LDMOS晶体管的性能。
[0066]本实施例另一实施例所提供的LDMOS晶体管如图3所示。
[0067]本实施所提供的LDMOS晶体管同样包括半导体衬底300。半导体衬底300上具有栅极区(未标注)，栅极区包括栅介质层331和栅极332。栅极区两侧半导体衬底300中具有体区310和漂移区320。体区310中具有源区311和基区312。漂移区320中具有漏区321。
[0068]本实施例中，体区310和漂移区320下方具有导流区340，导流区340与体区310和漂移区320连接。导流区340的掺杂类型与漂移区320的掺杂类型相反。导流区340下方具有第一阻流分区350，体区310侧面具有第二阻流分区360。第一阻流分区350和第二阻流分区360相连接，连接后构成阻流区(未标注)，阻流区包围体区310、漂移区320和导流区340。阻流区的掺杂类型与导流区340的掺杂类型相反。
[0069]本实施例中，第二阻流分区360具有欧姆接触区361，欧姆接触区361连接控制电位，所述控制电位用于控制阻流区的电位，从而进一步加强阻流区防止电流流入半导体衬底300的能力。
[0070]以上所述结构可参考前一实施例相关内容，与前一实施例不同的是，本实施例中，漂移区320中还具有第一隔离结构301，第一隔离结构301位于栅极区与漏区321之间；体区310中还具有第二隔离结构302，第二隔离结构302位于基区312和源区311之间；半导体衬底300中还具有第三隔离结构303和第四隔离结构304，第三隔离结构303位于体区310与第二阻流分区360之间，第四隔离结构304位于第二阻流分区360远离体区310的一侦U。此外，本实施例中，两个LDMOS晶体管共用同一个漏区321。
[0071]本实施例中，在栅极区与漏区321之间设置第一隔离结构301可以使整个漂移区320分担更多的电压，从而提高整个LDMOS晶体管的击穿电压。在本发明的其它实施例中，漂移区320中可以设置有多个第一隔离结构301。
[0072]本实施例中，在基区312和源区311之间设置第二隔离结构302可以使得基区312对体区310电位的控制更加灵活，并且不受源区311电位的影响。
[0073]本实施例中，在体区310与第二阻流分区360之间设置第三隔离结构303可以加强体区310与第二阻流分区360的绝缘作用，第三隔离结构303可以使第二阻流分区360与其它结构的隔离作用加强。
[0074]本实施例中，第一隔离结构301、第二隔离结构302、第三隔离结构303和第四隔离结构304都可以是局部氧化隔离结构，也可以是浅沟槽隔离结构，并且，四种隔离结构可以采用同一工艺过程同时完成，从而节省工艺步骤。在本发明的其它实施例中，可以仅形成有四种隔离结构中的任意一种、两种或者三种，并且每种隔离结构的个数不限。
[0075]本发明实施例还提供了图3所示LDMOS晶体管的形成方法，请结合参考图3至图7。
[0076]请参考图4，提供半导体衬底300，并在半导体衬底300中形成第一隔离结构301、第二隔离结构302、第三隔离结构303和第四隔离结构304。
[0077]本实施例中，各隔离结构的形成过程可以为:在半导体衬底300上淀积硬掩膜层，在硬掩膜层上形成图形化光刻胶，干法刻蚀硬掩膜层进行图案化，以图案化的硬掩膜层为掩模蚀刻半导体衬底300形成浅沟槽；去掉光刻胶；用化学气相沉积形成氧化硅层以填充所述浅沟槽；采用化学机械抛光平坦化所述氧化硅层直至露出所述硬掩膜层，这时氮化物充当抛光阻挡层；去除硬掩膜层。
[0078]请参考图5，在半导体衬底300中形成第一阻流分区350。
[0079]本实施例中，当进行N型掺杂形成第一阻流分区350时，采用的掺杂离子可以包括磷离子或者砷离子，采用的掺杂离子浓度为lE12cnT2?lE14cnT2，采用的能量范围为10KeV?1000KeV,从而保证形成的第一阻流分区350厚度范围为0.2 μ m?4 μ m，进而保证第一阻流分区350具有良好的阻流作用，可参考实施例一相应内容。
[0080]本实施例中，当进行P型掺杂形成第一阻流分区350时，采用的掺杂离子可以包括硼离子或者氟化硼离子，采用的掺杂离子浓度为lE12cnT2?lE14cnT2，采用的能量范围为50KeV?1000KeV,从而保证形成的第一阻流分区350厚度范围为0.2 μ m?4 μ m，进而保证第一阻流分区350具有良好的阻流作用，可参考实施例一相应内容。
[0081]请继续参考图5，在第一阻流分区350上方的半导体衬底300中形成导流区340，导流区340的掺杂类型与阻流区的掺杂类型相反。
[0082]本实施例中，当进行N型掺杂形成导流区340时，采用的掺杂离子包括磷离子或者砷离子，采用的掺杂离子浓度为lE12cm_2?2E14cm_2，采用的能量范围为70KeV?6000KeV，从而保证形成的导流区340厚度范围为0.1 μ m?3 μ m，进而保证导流区340具有良好的阻流作用，可参考实施例一相应内容。
[0083]本实施例中，当进行P型掺杂形成导流区340时，采用的掺杂离子包括硼离子或者氟化硼离子，采用的掺杂离子浓度为lE12Cm_2?IEHcnT2，采用的能量范围为20KeV?6000KeV,从而保证形成的导流区340厚度范围为0.1 μ m?3 μ m，进而保证导流区340具有良好的阻流作用，可参考实施例一相应内容。
[0084]请参考图6，在导流区340上方的半导体衬底300中形成体区310和漂移区320，漂移区320的掺杂类型与导流区340的掺杂类型相反。
[0085]本实施例中，漂移区320的形成过程可以为:在半导体衬底300上形成图形化光刻胶，以图形化光刻胶为掩模，进行第一次离子注入，第一次离子注入为低浓度离子注入，去除光刻胶。
[0086]本实施例中，体区310的形成过程可以为:在半导体衬底300上形成图形化光刻胶，以图形化光刻胶为掩模，进行第二次离子注入，去除光刻胶。
[0087]请继续参考图6，在半导体衬底300中形成第二阻流分区360，第二阻流分区360连接第一阻流分区350，并与第一阻流分区350构成包围体区310、漂移区320和导流区340的阻流区。
[0088]本实施例中，当进行N型掺杂形成第二阻流分区360时，采用的掺杂离子包括磷离子或者砷离子，采用的掺杂离子浓度为lE12cnT2?lE14cnT2，采用的能量范围为5KeV?1000KeV,从而保证形成的第二阻流分区360厚度范围为0.8 μ m?4 μ m,进而保证第二阻流分区360具有良好的阻流作用，可参考实施例一相应内容。
[0089]本实施例中，当进行P型掺杂形成第二阻流分区360时，采用的掺杂离子包括硼离子或者氟化硼离子，采用的掺杂离子浓度为lE12cnT2?lE14cnT2，采用的能量范围为1KeV?1000KeV,从而保证形成的第二阻流分区360厚度范围为0.8 μ m?4 μ m,进而保证第