中形成有电性连接第一线路层21的导电元件291时，各第一 绝缘保护层开孔271中也可形成有电性连接第三电性连接垫261的例如为焊球的导电元件 (未图示此情况）。
[0031] 另外，在本发明的又一实施例中，电子元件29可接置在第二线路层26上，电子元 件29的接置方式如图2J所述，而封装胶体30包覆电子元件29及第一绝缘保护层27 (未 图示此情况）。而在此实施例中，各第二绝缘保护层开孔281中可形成有电性连接第一线路 层21的例如为焊球的导电元件（未图示此情况）。
[0032] 请参照图2J'，该图为图2J的另一实施实施例，而本实施例与图2J的差异在于本 实施例以打线方式将电子元件29电性连接第一线路层21，详而言之，晶片29的表面上具有 电极垫292,并以焊线293电性连接电极垫292与第二电性连接垫212,从而使晶片29电性 连接第一线路层21。
[0033] 此外，请参照图2F"及图2G"，该等图为图2F及图2G的另一实施例，而本实施例与 图2F及图2G的差异在于本实施例为一体形成导电通孔25及第二线路层26。
[0034] 详而言之，如图2F"所示，本实施例可在形成介电层24之后形成多个贯穿介电层 24且对应露出第二电性连接垫212的通孔241，并随后形成具有多个图案化阻层开口 311 的图案化阻层31，而图案化阻层开口 311至少露出通孔241，或者，本实施例也可先形成具 有多个图案化阻层开口 311的图案化阻层31，而图案化阻层开口 311至少露出预定开设多 个通孔241的介电层24的表面，随后，形成对应露出第二电性连接垫212的多个通孔241。
[0035] 请参照图2G"，接着一体形成导电通孔25及第二线路层26,详而言之，本实施例可 将通孔241中的导电通孔25与图案化阻层开口 311中的第二线路层26同时形成，而第二 线路层26具有多个第三电性连接垫261，且至少一第三电性连接垫261电性连接导电通孔 25。更特定而言，本实施例也可在介电层24及外露的第二电性连接垫212与通孔241上形 成晶种层（seed layer)(未图示此情况），随后，可使用电镀方式在晶种层上一体形成导电 通孔25及第二线路层26,并接着移除图案化阻层31，其后，可如图2H至图2J所绘地形成 嵌埋有晶片23的封装结构（未图示)。请参照图3A至图3D，该等图为图2A至图2C的另一 实施实施例。
[0036] 详而言之，图3A至图3D的制法中，首先，如图3A所绘，提供承载板20,承载板20 的一表面具有金属膜32,其次，如图3B所绘，在金属膜32上形成具有多个阻层开孔221的 阻层22,以供部分金属膜32外露于该多个阻层开孔221，再以电镀方式在阻层开孔221中 形成具有多个第一电性连接垫211及第二电性连接垫212的第一线路层21，之后，移除阻层 22及其所覆盖的金属膜32,其后，可如图2D至图2J所绘地形成嵌埋有晶片23的封装结构 (未图示)。
[0037] 综上所述，相较于先前技术，由于本发明藉由先在承载板上形成电性连接垫并随 后直接在电性连接垫上接置晶片，从而避免现有技术中先在电性连接垫上形成阻层后再将 阻层移除所造成的电性连接垫上残留有阻层的情况，从而防止将晶片焊接至电性连接垫时 所产生的不沾锡问题，因此，相较于先前技术，本发明可大为降低晶片的电性连接失效及信 赖性测试不佳的良率下降问题。
[0038] 上述实施例仅用以例示性说明本发明的原理及其功效，而非用于限制本发明。任 何本领域技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修改。因此本 发明的权利保护范围，应如权利要求书所列。
【主权项】
1. 一种嵌埋有晶片的封装结构的制法，包括： 准备一其上形成有第一线路层的承载板，该第一线路层具有多个第一电性连接垫及第 二电性连接垫； 以覆晶方式接置至少一晶片于该第一电性连接垫上； 在该承载板上形成包覆该晶片及该第一线路层的介电层，令该介电层具有连接该承载 板的第一表面与其相对的第二表面； 形成多个贯穿该介电层且连接该第二电性连接垫的导电通孔； 在该介电层的第二表面上形成电性连接该导电通孔的第二线路层；以及 移除该承载板。
2. 如权利要求1所述的嵌埋有晶片的封装结构的制法，其特征在于，于形成该第二线 路层后，还包括在该介电层的第二表面上形成第一绝缘保护层，以覆盖该第二线路层，其 中，该第二线路层具有多个第三电性连接垫，且该第一绝缘保护层具有多个第一绝缘保护 层开孔以对应露出各该第三电性连接垫。
3. 如权利要求2所述的嵌埋有晶片的封装结构的制法，其特征在于，该制法还包括在 各该第一绝缘保护层开孔中形成导电元件。
4. 如权利要求2所述的嵌埋有晶片的封装结构的制法，其特征在于，形成该第一绝缘 保护层的材质为防焊材料。
5. 如权利要求1所述的嵌埋有晶片的封装结构的制法，其特征在于，该制法于移除该 承载板后，还包括于该第一线路层上接置电子元件。
6. 如权利要求5所述的嵌埋有晶片的封装结构的制法，其特征在于，该制法于接置该 电子元件后，还包括在该介电层的第一表面上形成封装胶体，以包覆该电子元件与第一线 路层。
7. 如权利要求5所述的嵌埋有晶片的封装结构的制法，其特征在于，该电子元件为晶 片或封装结构。
8. 如权利要求1所述的嵌埋有晶片的封装结构的制法，其特征在于，于移除该承载板 后，还包括在该介电层的第一表面上形成第二绝缘保护层，而该第二绝缘保护层具有多个 第二绝缘保护层开孔，以露出部分该第一线路层。
9. 如权利要求8所述的嵌埋有晶片的封装结构的制法，其特征在于，该制法还包括在 各该第二绝缘保护层开孔中形成导电元件。
10. 如权利要求8所述的具有晶片嵌入式基板的封装结构的制法，其特征在于，形成该 第二绝缘保护层的材质为防焊材料。
11. 如权利要求1所述的嵌埋有晶片的封装结构的制法，其特征在于，形成该介电层的 材质为ABF(AjinomotoBuild-upFilm)。
12. 如权利要求1所述的嵌埋有晶片的封装结构的制法，其特征在于，形成该第一线路 层的步骤包括： 提供该承载板，该承载板的一表面具有金属膜； 于该金属膜上形成具有多个阻层开孔的阻层，以供部分该金属膜外露于该多个阻层开 孔； 于该阻层开孔中电镀形成该第一线路层；以及 移除该阻层及其所覆盖的金属膜。
13. -种嵌埋有晶片的封装结构的制法，包括： 准备一其上形成有第一线路层的承载板，该第一线路层具有多个第一电性连接垫及第 二电性连接垫； 以覆晶方式接置至少一晶片于该第一电性连接垫上； 在该承载板上形成覆盖该晶片及该第一线路层的介电层，令该介电层具有连接该承载 板的第一表面与其相对的第二表面； 形成多个贯穿该介电层且对应露出该第二电性连接垫的通孔并于该第二表面上形成 具有多个图案化阻层开口的图案化阻层，以令该通孔外露于该图案化阻层开口； 一体形成导电通孔及第二线路层，其中，该导电通孔形成在该通孔中且连接该第二电 性连接垫，而该第二线路层形成在该图案化阻层开口中且电性连接该导电通孔；以及 移除该承载板及该图案化阻层。
14. 如权利要求13所述的嵌埋有晶片的封装结构的制法，其特征在于，在形成该图案 化阻层及该通孔后，还包括在该介电层及外露的第二电性连接垫与通孔上形成晶种层。
15. 如权利要求14所述的嵌埋有晶片的封装结构的制法，其特征在于，形成该导电通 孔及该第二线路层的方式是以电镀为之。
16. 如权利要求13所述的嵌埋有晶片的封装结构的制法，其特征在于，于移除该图案 化阻层后，还包括在该介电层的第二表面上形成第一绝缘保护层，以覆盖该第二线路层，其 中，该第二线路层具有多个第三电性连接垫，且该第一绝缘保护层具有多个第一绝缘保护 层开孔以对应露出各该第三电性连接垫。
17. 如权利要求16所述的嵌埋有晶片的封装结构的制法，其特征在于，该制法还包括 在各该第一绝缘保护层开孔中形成导电元件。
18. 如权利要求16所述的嵌埋有晶片的封装结构的制法，其特征在于，形成该第一绝 缘保护层的材质为防焊材料。
19. 如权利要求13所述的嵌埋有晶片的封装结构的制法，其特征在于，于移除该承载 板后，还包括于该第一线路层上接置电子元件。
20. 如权利要求19所述的嵌埋有晶片的封装结构的制法，其特征在于，于接置该电子 元件后，还包括在该介电层的第一表面上形成封装胶体，以包覆该电子元件与第一线路层。
21. 如权利要求20所述的嵌埋有晶片的封装结构的制法，其特征在于，该电子元件为 晶片或封装结构。
22. 如权利要求13所述的嵌埋有晶片的封装结构的制法，其特征在于，形成该第一线 路层的步骤包括： 提供该承载板，该承载板的一表面具有金属膜； 于该金属膜上形成具有多个阻层开孔的阻层，以供部分该金属膜外露于该阻层开孔； 于该阻层开孔中电镀形成该第一线路层；以及 移除该阻层及其所覆盖的金属膜。
【专利摘要】一种嵌埋有晶片的封装结构的制法，包括：准备一其上形成有第一线路层的承载板，该第一线路层具有多个第一电性连接垫及第二电性连接垫；以覆晶方式接置至少一晶片于该第一电性连接垫上；将介电层形成在该承载板上以包覆该晶片及该第一线路层，并令该介电层具有连接该承载板的第一表面与其相对之第二表面；将贯穿该介电层且连接该第二电性连接垫的多个导电通孔形成；将电性连接该导电通孔的第二线路层形成在该介电层的第二表面上；以及移除该承载板。本发明能提高晶片的电性连接或信赖性测试的良率。
【IPC分类】H01L21-60
【公开号】CN104779176
【申请号】CN201410041750
【发明人】张翊峰, 符毅民, 蔡芳霖, 刘正仁, 陈宏棋
【申请人】矽品精密工业股份有限公司
【公开日】2015年7月15日
【申请日】2014年1月27日